За последние десять лет жизнь изрядно потрепала архитектуру MIPS. Десять лет назад она начала резко терять популярность на волне интереса к архитектуре ARM и в 2012 году была приобретена компанией Imagination Technologies. Но и с Imagination не сложилось. В 2017 году компания Apple заявила об отказе от графических ядер PowerVR и, тем самым, обанкротила Imagination и пустила по миру разработки MIPS. В 2018 году патенты MIPS и наборы команд купила молодая компания Wave Computing, которая специализировалась не на процессорах, а на ускорителях ИИ. Наконец, в конце 2018-го компания Wave Computing объявляет о планах сделать архитектуру MIPS свободной от лицензирования и уже в марте этого года выпускает первый бесплатный релиз MIPS R6. Но и о себе Wave не забыла. На днях компания выпустила лицензированный продукт TritonAI, который поможет сделать процессоры на архитектуре MIPS умными и обучаемыми.

Поскольку архитектура MIPS в основном ориентирована на периферийные платформы, что не исключает её масштабирование до уровня ЦОД, пакет TritonAI ориентирован в первую очередь на периферийные (пограничные) обучаемые системы и системы с функцией принятия решений. Сама архитектура MIPS при этом остаётся свободной от лицензирования в пределах представленных релизов, хотя определённые ядра компания Wave Computing будет также распространять на условиях лицензии.

Благодаря фирменной технологии WaveFlow платформа TritonAI будет поддерживать произвольные ИИ-алгоритмы, что делает её весьма гибким решением. В общем случае разработчик обещает поддержку ускорения вычислений как целочисленных данных 8/16/32/int, так и bfloat16, а также 32 FP. По умолчанию TritonAI поддерживает ускорение работы ИИ фрейморка Google TensorFlow в ОС Linux. Возможно портирование других фреймворков, например, Caffe2. Для 8-битных целочисленных операций производительность достигает одного PetaTOP на одном ядре в комбинациях матриц 4 × 4 или 8 × 8 для запуска ускорения работы алгоритмов популярных свёрточных нейронных сетей (Convolutional Neural Network, CNN). В рамках 7-нм техпроцесса исполнение CNN на платформе TritonAI может масштабироваться до 8 TOPS/Вт и обеспечить свыше 10 TOPS/мм² на типичном техпроцессе с обычным вольтажом.

Что касается изменения масштабов платформы, то она допускает работу на массиве от 1 до 6 ядер MIPS с аппаратной поддержкой до 4 автономных вычислительных потоков на каждое ядро. Это масштаб изменения от пограничного устройства, например, из разряда вещей с подключением к Интернету до ускорителей в центрах по обработке данных. Архитектура ядер бесплатна, ИИ за деньги. Это формула успеха? Посмотрим.

Японский Институт физико-химических исследований RIKEN и компания Fujitsu с октября 2014 года разрабатывают основу для суперкомпьютеров нового поколения. В 2012 году RIKEN и Fujitsu ввели в строй также совместно разработанный суперкомпьютер «K». Новый проект и платформа под названием «Post-K» призваны в 100 раз повысить скорость вычислений на уровне приложений. Система Post-K должна быть введена в строй в 2021 или 2022 году. На днях Fujitsu сообщила, что все стадии разработки проекта завершены, и компания приступила к производству нового суперкомпьютера.

В основе платформы Post-K лежат разработанные Fujitsu 50- и 52-ядерные процессоры A64FX. Вычислительными процессами в A64FX занимаются по 48 ядер, а 2 и 4 других ядра обслуживают коммуникационные и периферийные потребности платформы. В состав узла входит только один процессор, тогда как в стойку помещается 384 узла.

Производительность одного процессора Fujitsu A64FX достигает 2,7 терафлопс на операциях с плавающей запятой с двойной точностью. Решение может переключаться на вычисления с одинарной точностью и на целочисленные расчёты с 16- и 8-битными значениями. Впрочем, возможности подстроиться под расчёты у A64FX существенно шире ― процессор поддерживает масштабирование векторных операций вплоть до 512 бит.

Поддержка масштабируемых векторных инструкций (Scalable Vector Extensions) пришла вместе с новой архитектурой ― Armv8.2-A. Японцы сдались на милость ARM и, возможно, не прогадали. Будет интересно наблюдать, как к этому отнесутся клиенты компании. Дело в том, что во второй половине текущего года Fujitsu обещает начать коммерческие поставки компактных версий суперкомпьютеров на основе платформы Post-K. Эти решения придут на смену небольшим по размерам системам типа Fujitsu Supercomputer PRIMEHPC FX100.

Кроме вычислительных ядер под теплорассеивающей крышкой A64FX будут размещены четыре стека памяти HBM 2 суммарной ёмкостью 32 Гбайт и скоростью обмена с ядрами на уровне 1024 Гбайт/с. Все вычислительные ядра в процессоре разделены на четыре кластера, связанные друг с другом и с другими блоками кольцевой шиной. Внешний интерфейс A64FX представлен шиной Tofu с пропускной способностью 28 Гбит/с. Новая система, как предполагают в профильном японском министерстве, поможет в развитии программы «Общество 5.0» и в научных экспериментах.

Согласно последним данным, компания AMD на выставке Computex 2019 в следующем месяце не только представит настольные процессоры Ryzen 3000, но и поделится подробностями о своих новых серверных чипах EPYC «Rome». Однако благодаря ресурсу ServeTheHome мы уже сейчас узнали об одной крайне важной особенности будущих серверных процессоров AMD.

Согласно сообщению источника, будущие процессоры EPYC «Rome» будут располагать большим числом линий PCI Express, чем предполагалось изначально. Во всяком случае, так может быть в серверах с двумя процессорами. Всё дело в том, что для обеспечения связи между процессорами можно использовать меньше линий PCI Express чем требовалось ранее за счёт перехода на более скоростной интерфейс PCIe 4.0.

Актуальные процессоры AMD EPYC первого поколения для связи друг с другом в двухсокетных конфигурациях используют четыре линии Infinity Fabric, обеспечивающих связь каждого кристалла со своим «собратом» в другом процессоре. И в данном случае каждая линия Infinity Fabric представляет собой интерфейс PCIe 3.0 x16. Поэтому двухпроцессорная конфигурация из тех же флагманских EPYC 7601 предлагает те же 128 линий PCIe 3.0, как и сервер на одном таком процессоре. По 64 линии от каждого процессора используются для их соединения, и по 64 остаются свободными.

Новые процессоры EPYC «Rome» также смогут использовать четыре линии Infinity Fabric для связи друг с другом. Но здесь будут использоваться линии PCIe 4.0 со вдвое большей пропускной способностью по сравнению с PCIe 3.0. Поэтому, общая пропускная способность соединения процессоров может быть избыточна в некоторых случаях.

И в таких случаях можно отключить одну или даже две линии Infinity Fabric, тем самым освобождая по 16 или 32 линии PCIe 4.0 для каждого из процессоров. В сумме с и так свободными линиями это даёт до 192 линий PCIe 4.0 на двухсокетный сервер, к которым можно подключать накопители, ускорители вычислений и прочее оборудование. Конечно, такой подход будет полезен не всем, ведь во многих случаях скорость обмена данным между процессорами важнее. Однако наличие возможности увеличить количество линий PCI Express делает новую платформу AMD более гибкой.

В целом наличие у процессоров AMD EPYC «Rome» столь большого числа линий PCI Express, да к тому же версии 4.0, выгодно отличает их от решений конкурента. Напомним, что даже новые чипы Xeon семейства Cascade Lake используют интерфейс PCIe 3.0. Процессоры Xeon Platinum 9200 (Cascade Lake-AP) способны обеспечить лишь 80 линий PCIe 3.0 в двухсокетной конфигурации. В свою очередь чипы Xeon Cascade Lake-SP имеют по 48 линий, так что два процессора обеспечат 96 линий, и только четыре чипа способны дать 192 линии PCIe 3.0.

В этом году компания AMD должна начать продажи своих новых серверных процессоров EPYC «Rome», производимых по 7-нм техпроцессу и построенных на архитектуре Zen 2. На текущий момент производители серверов располагают образцами данных процессоров, а потому нет ничего удивительного, что иногда в Сети «всплывают» записи об их тестировании. Например, упоминание 64-ядерного EPYC «Rome» обнаружилось в базе данных тестового пакета SiSoftware.

В бенчмарке «засветился» процессор с кодовым названием AMD ZS1406E2VJUG5_22/14_N, который является тестовым образцом (Qualification Sample) процессора AMD EPYC с 64 ядрами и 128 потоками, то есть флагмана нового поколения. От финальной версии данный образец, скорее всего, отличается лишь тактовыми частотами. Новинка была протестирована в составе сервера Dell PowerEdge R7515.

Базовая тактовая частота протестированного CPU составляет всего 1,4 ГГц, а в режиме Turbo все его 64 ядра способны разгоняться до 2,2 ГГц. Не самые внушительные показатели, но это всё же инженерный образец, и в финальной версии частоты должны быть выше. К тому же, не стоит забывать, что и количество ядер тут отнюдь не маленькое, и это сказывается на частотах. Ещё тест SiSoftware определил наличие у новинки 512 Кбайт кеш-памяти второго уровня на ядро и 256 Мбайт общего кеша третьего уровня.

Сервер Dell на тестовом образце AMD ZS1406E2VJUG5_22/14_N прошёл лишь пару тестов пакета SiSoftware. В обоих случаях новинка показала очень высокие результаты и заслужила оценку «Отличная производительность». Конечно же, это были тесты, способные задействовать множество вычислительных потоков.

Уж извините за столь кричащий заголовок, но ARM давно мечтает сказать нечто подобное в отношении серверных платформ Intel. Пока получается не очень. Как говорят в самой ARM, не вышло с первого раза, попробуем во второй. Не получится во второй раз, на третий точно всё будет как надо. А сейчас и повод-то отличный! Разработчики оригинальных ядер ARM из одноимённой компании ударили сразу с двух направлений: по масштабируемым сетевым платформам (Neoverse E1) и по масштабируемым серверным (Neoverse N1). Очевидно, что пока «мата» в этой партии явно не будет. Intel крепко держится за серверные платформы и одновременно тянет руки к периферийным как в виде распределённых вычислительных ресурсов в составе базовых станций, так и в виде обычных периферийных ЦОД. Тем не менее, шансы объявить Intel «шах» у ARM определённо есть.

Рассчитанную на несколько лет вперёд стратегию Neoverse компания ARM представила в середине октября прошлого года. Она предполагает три крупных этапа, в ходе которых будут выходить доступные для широкого лицензирования 64-битные ядра ARM Ares (7 нм), Zeus (7 и 5 нм) и Poseidon (5 нм). Планируется, что каждый год производительность решений будет возрастать на 30 %. Сама компания ARM, напомним, не выпускает процессоры и SoC, а лишь продаёт лицензии на ядра и архитектуру, которые клиенты компании обустраивают нужными им контроллерами и интерфейсами. У ARM настолько многочисленная армия клиентов, что она ожидает буквально цунами из сотен и тысяч миллиардов ядер в год уже в недалёком будущем. Когда-нибудь в этот водоворот ядер будут вовлечены и серверные платформы, а затем количество перейдёт в качество.

Разработка и анонс ядер Neoverse N1 ― это явление народу 7-нм ядер Ares. Процессоры могут нести от 4 до 128 ядер, объединённых согласованной ячеистой сетью. Платформа N1 может служить периферийным компьютером с 8-ядерным процессором с потреблением менее 20 Вт, а может стать сервером в ЦОД на 128-ядерных процессорах с потреблением до 200 Вт. Степень масштабируемости должна впечатлять. Кроме этого, как сообщают в ARM, производительность ядер N1 на облачных нагрузках в 2,5 раза выше, чем у 16-нм ядер предыдущего поколения Cosmos (Cortex-A72, A75 и A53). Кстати, прошлой осенью на платформе Cosmos компания Amazon представила фирменный процессор Graviton.

Производительность N1 при обработке целочисленных значений оказывается на 60 % больше, чем на ядрах Cortex-A72 Cosmos. При этом энергоэффективность ядер N1 также на 30 % выше, чем у ядер Cortex-A72. Как поясняют разработчики, платформа Neoverse N1 построена на «таких инфраструктурных расширениях, как виртуализация серверного класса, современная поддержка сервисов удалённого доступа, управление питанием и производительностью и профилями системного уровня».

Когерентная ячеистая сеть (Coherent Mesh Network, CMN), о которой выше уже говорилось, разработана с учётом высокого соответствия вычислительным возможностям ядер. По словам ARM, сеть обменивается с ядрами такой служебной информацией, которая позволяет устанавливать объём загрузки в память данных для упреждающей выборки, распределяет кеш между ядрами и определяет, как он может быть использован, а также делает много других вещей, которые способствуют оптимизации вычислений.

Интересно отметить, что в составе процессоров на платформе Neoverse N1 может быть существенно больше 128 ядер, но с оптимальной работой возникнут проблемы. Точнее, вычислительная производительность упрётся в пропускную способность памяти. Так, ARM рекомендует для CPU с числом ядер от 64 до 96 использовать 8-канальный контроллер DDR4, а для 96–128 ядерных версий ― контроллер памяти DDR5.

Платформа Neoverse E1 ― это решение для сетевых шлюзов, коммутаторов и сетевых узлов, которое, например, облегчит переход от сетей 4G к сетям 5G с их возросшей требовательностью к каналам передачи данных. Так, Neoverse E1 обещает рост пропускной способности в 2,7 раза, увеличение эффективности при передаче данных в 2,4 раза, а также более чем 2-кратный рост вычислительной мощности по сравнению с предыдущими платформами (ядрами). С масштабируемостью ядер E1 тоже всё в порядке, они позволят создать решение как для базовых станций начального уровня с потреблением менее 35 Вт, так и маршрутизатор с пропускной способностью в сотни гигабайт в секунду.

Что же, ARM расставила на доске новые фигуры. Будет интересно узнать, кто же начнёт игру?

Свежий пресс-релиз компании IBM открывается выступлением сенатора штата Нью-Йорк, за которым высказываются вице-губернатор, ректоры, представители компаний и чиновники рангом ниже, как и представители IBM. Предстоит важное событие: компания IBM объявила о намерении создать в штате центр по разработке аппаратных решений для искусственного интеллекта или IBM Research AI Hardware Center. Начальный объём инвестиций в проект составит $2 млрд. Проект настолько амбициозен, что его уже прозвали «Технологическая долина» по аналогии с «Кремниевой долиной» в штате Калифорния.

Наибольшие перспективы для ИИ компания IBM видит в аналоговых платформах

Что же, «Технологическая долина» будет создана не на пустом месте. Ближайшим партнёром IBM в регионе станет Государственный университет Нью-Йоркского политехнического института SUNY Polytechnic Institute. На начальном этапе инициативы институт получит от IBM средства в размере не менее $30 млн, добавит к этому свои $25 млн и может рассчитывать ещё на $300 млн в течение нескольких следующих лет от компании Empire State Development на закупку оборудования и материалов для участия в проектах по разработке процессоров и платформ для ИИ.

К проектам IBM будут привлекаться центры компании в других штатах, а также проверенные партнёры, включая Samsung, Mellanox Technologies, Synopsys, Applied Materials, Tokyo Electron Limited (TEL) и другие компании. В центре будут разрабатываться, изготавливаться и тестироваться прототипы и подготавливаться коммерческие продукты.

Аналоговый ИИ тысячекратно повысит свою эффективность в течение следующих 10 лет

Поскольку всё это начинание опирается на опыт и активы IBM, в основе центра будут лежать наработки компании в области цифровых и аналоговых проектов. Особую ценность IBM видит в технологиях для аналоговых цепей. По её мнению, они смогут пробить барьер, вставший на пути ИИ в виде ограничений фон-неймановской архитектуры. Именно эти разработки помогут в течение декады 1000-кратно увеличить производительность ИИ.

Корпорация Intel опубликовала документ, по сути, знаменующий закат эпохи процессоров Itanium, на которые некогда возлагались большие надежды.

В обнародованном уведомлении речь идёт о грядущем прекращении производства чипов Itanium 9700, известных под кодовым именем Kittson. Массовые поставки этих изделий были начаты в 2017 году. Семейство включает четыре модели — Itanium 9720, Itanium 9740, Itanium 9750 и Itanium 9760 с четырьмя и восемью вычислительными ядрами.

В документе Intel говорится, что приём заказов на все перечисленные процессоры прекратится через год — 30 января 2020-го. Поставки будут полностью свёрнуты 29 июля 2021 года.

Таким образом, Intel ставит крест на решениях Itanium. Ещё в момент выхода Kittson говорилось, что эти изделия станут последними в семействе Itanium.

Добавим, что впервые чипы Itanium дебютировали в мае 2001 года. Но продажи чипов оказались менее успешными, чем предполагалось. Основными причинами этому были проблемы с производительностью и малое количество оптимизированного программного обеспечения. 

IBM объявила, что её будущие процессоры Power будут производиться компанией Samsung по 7-нм техпроцессу. Обе компании совместно разрабатывали 7-нм техпроцесс с применением литографии в глубоком ультрафиолете (EUV) на протяжении нескольких лет.

Сообщается, что компания Samsung займётся производством процессоров для систем IBM Power, серверов IBM Z, высокопроизводительных вычислительных систем IBM LinuxONE и для облачной инфраструктуры IBM. Также было отмечено, что новые системы будут создаваться с упором на работу с искусственным интеллектом, но подробнее об этом IBM рассказывать не стала.

Согласно «дорожной карте» IBM, следующее поколение её процессоров, которое называется Power10, будет всё же производиться по 10-нм техпроцессу. А вот уже по 7-нм техпроцессу Samsung будут выпускаться следующие чипы, то есть Power11 или, возможно, Power10+.

Компания IBM также отмечает, что на протяжении последних 15 лет она тесно сотрудничает с Samsung в разработке новых технологических процессоров. Ещё в 2015 году IBM объявила, что её исследовательский альянс IBM Research Alliance, в который входит Samsung, смог произвести первый тестовый чип по 7-нм EUV-техпроцессу. И уже скоро IBM сможет воспользоваться этими производственными мощностями корейского производителя, хотя, похоже, она не будет первой, кто станет их использовать.

«Это сотрудничество является важной вехой для полупроводникового бизнеса Samsung, поскольку оно свидетельствует об уверенности в передовых высокопроизводительных технологических процессах компании Samsung», — заявил Райан Ли (Ryan Lee), вице-президент по маркетингу полупроводникового отделения Samsung Electronics.

В конце отметим, что Samsung сотрудничает с IBM и в других областях. Так, корейская компания является членом OpenPower Foundation, экосистемы, которая облегчает создание разного рода серверов, сетей и хранилищ для центров обработки данных на базе OpenPower. Кроме того, Samsung является частью сообщества IBM Q Network, которое работает над продвижением разработки программного обеспечения для квантовых компьютеров.

Одним из приоритетных направлений для развития тайваньская компания TSMC видит в производстве процессоров для высокопроизводительных платформ (HPC, High Performance Computing). Это направление обещает снизить зависимость TSMC от производства процессоров для смартфонов и от выпуска SoC компании Apple в частности. Добром эта зависимость не закончится и уже сейчас даёт о себе знать в виде сезонных спадов выручки.

На заводе TSMC

До недавних пор развивать направление HPC компания TSMC планировала за счёт новых направлений, таких как ИИ, машинное обучение, обработка больших данных вплоть до аналитики. На уровне производства чипов это означает, что она будет выпускать комплексные решения на базе ПЛИС, процессоры с поддержкой команд ARM, ASIC и какие-то уникальные решения в виде ускорителей, процессоров и контроллеров. По факту на TSMC свалилось счастье в виде отказа компании GlobalFoundries от гонки за техпроцессами и вся груда заказов AMD на выпуск процессоров EPYC и будущих серверных решений «красных». Но это не все последствия отказа GlobalFoundries от разработки 7-нм техпроцесса. В этом она сильнейшим образом подставила своего стратегического партнёра — компанию IBM.

Напомним, сделка о передаче заводов и других активов компании IBM в собственность компании GlobalFoundries была оглашена 20 октября 2014 года. За эту услугу компания GlobalFoundries получила от IBM $1,5 млрд. Хотела $2 млрд, а IBM торговалась за $1 млрд. Сошлись на $1,5 млрд. Также GlobalFoundries получила техпроцессы 22 нм, 14 нм и 10 нм и свыше 10 тыс. патентов IBM. Взамен она обязалась выпускать процессоры на архитектуре IBM Power.

Техпроцессами GlobalFoundries, кстати, так и не воспользовалась — лицензировала 28-нм и 14-нм техпроцессы у компании Samsung, и инженерам IBM пришлось проектировать 14-нм процессоры уже под технические требования Samsung, что, на самом деле, было не слишком хлопотно. Многие годы Samsung (как и AMD) входила в альянс IBM, где они вместе разрабатывали техпроцессы. Многие вещи были одинаковыми: сырьё, технологии, оборудование, прочее. Казалось бы, прекрати GlobalFoundries работать на IBM, Голубой Гигант может переключиться на заводы Samsung. Но что-то пошло не так.

Сервер IBM Power System AC922 (в правой руке 14-нм процессор IBM POWER9)

Как сообщают японские источники, процессоры IBM следующего поколения (вероятно на архитектуре P10 для мейнфреймов Z15) будет выпускать компания TSMC с использованием 7-нм техпроцесса. Это тем более удивительно, что исторически компания TSMC вела разработку техпроцессов с участием в другом отраслевом альянсе — франко-бельгийско-итальянском Crolles-1/2. Пятнадцать лет назад наибольший пакет акций TSMC принадлежал компании Philips, отсюда европейская ориентация этого тайваньского контрактника. Если IBM действительно станет клиентом TSMC, то суперкомпьютерные амбиции тайваньского производителя вырастут до небес, а Intel рискует увидеть усиление конкурента на рынке платформ для ЦОД (хотя и в другой весовой категории). Да, да, мы снова о неудаче Intel с освоением 10-нм техпроцесса. Мейнфреймы IBM будут работать на 7-нм процессорах.

Мы уже писали о серверах и системах хранения данных, представленных на стенде компании Huawei на выставке SC18, но при этом как-то пропустили новые серверные ARM-процессоры китайской компании. И ниже мы исправим данную оплошность, потому как новый серверный чип HiSilicon Hi1620 заслуживает внимания.

По словам производителя, процессор HiSilicon Hi1620 является первым серверным процессором с архитектурой ARM, выполненным по 7-нм техпроцессу. Производит его, конечно же, TSMC. Данный процессор будет доступен в версиях, которые насчитывают от 24 до 64 ядер с архитектурой ARM 8.2-A (вероятно, Cortex-A76). Работать новинки будут с частотой от 2,4 до 3,0 ГГц.

Процессор HiSilicon Hi1620 предлагает по 64 Кбайт кеш-памяти первого уровня инструкций и данных, 512 Кбайт кеша второго уровня на ядро и от 24 до 64 Мбайт общего кеша третьего уровня (из расчёта 1 Мбайт на ядро). Имеется встроенный контроллер памяти, который обладает восемью каналами и поддерживает память DDR4-3200.

Отметим наличие 40 линий PCI Express 4.0, двух сетевых интерфейсов с пропускной способностью 100 Гбит/с с поддержкой RoCE, а также поддержку множества различных портов и интерфейсов, в том числе и CCIX. Важно, что новые HiSilicon Hi1620 поддерживают двух- и четырёхпроцессорные конфигурации, а для связи между ними используется неназванная шина с пропускной способностью 240 Гбит/с на порт. Уровень TDP новинки составляет 100–200 Вт в зависимости от числа ядер и частоты.

Для сравнения, процессор HiSilicon Hi1616, относящийся к предыдущему поколению, выпускается по 16-нм техпроцессу и предлагает 32 ядра ARM 8.2-A с частотой 2,4 ГГц, а объём кеша второго уровня составляет лишь 1 Мбайт на четыре ядра. Этот чип также поддерживает работу в двухпроцессорных системах, однако здесь используется другое соединение с пропускной способностью лишь до 96 Гбит/с.

В конце отметим, что выпуск 7-нм серверного ARM-процессора HiSilicon Hi1620 состоится уже в феврале 2019 года.