Материалы по тегу: процессоры

13.01.2017 [11:14], Алексей Степин

AMD Naples в деталях: 32 ядра, 64 потока и 128 линий PCI Express

Среди решений на базе новой архитектуры AMD Zen чипы для настольных систем Ryzen представляют наибольший интерес для рядового энтузиаста, но есть в них одна разочаровывающая тех, кто рассчитывал на появление достойного конкурента платформе Intel HEDT, черта: наличие всего 16 «родных» линий PCI Express. Остаётся возлагать надежды на производителей системных плат; возможно, ASUS в рамках серии WS выпустит плату на базе X370 с коммутатором PCI Express и дополнительными слотами PCIe 3.0 x8/x16. А вот серверная версия Zen под кодовым названием Naples, которая должна появиться на рынке уже в первом полугодии, подобного недостатка лишена и отлично подходит для применения в окружении, требующем подключения значительного количества плат расширения.

Naples изнутри: процессорные разъёмы LGA, системная логика заботливо прикрыта кожухом

Naples изнутри: процессорные разъёмы LGA, системная логика заботливо прикрыта кожухом

Последние слайды AMD выставляют Naples в качестве решения, особенно хорошо подходящего для использования в рендер-серверах и узлах суперкомпьютеров, строящихся на базе современных графических процессоров. Платформа в максимальной конфигурации сможет предложить до 128 «родных» линий PCI Express 3.0. На приведённых примерах для компактных серверов в корпусах формата 1U и 2U указана поддержка от четырёх до шести графических плат или же плат ускорителей, благо отличаются они только отсутствием разъёмов для подключения мониторов. Нет проблем и с подсистемой накопителей, а также сетевой подсистемой: предусматривается прямое подключение 3‒4 накопителей с поддержкой NVMe и одного-двух адаптеров InfiniBand EDR (25 Гбит/с на линк, 290 Гбит/с максимально).

Основные варианты новых вычислительных платформ, предлагаемых AMD

Основные варианты новых вычислительных платформ, предлагаемых AMD

Версия 1U названа оптимизированной с учётом максимальной вычислительной производительности, а вариант 2U явно предназначен для суперкомпьютерных систем, поскольку описывается в рамках «максимальной производительности на узел». Будут ли сами процессоры иметь разные конфигурации, неизвестно, очевидно лишь, что версия 2U в теории предусматривает установку до 8 ускорителей, но вероятнее всего, это следствие более крупных габаритов самого форм-фактора. Скорее всего, в качестве ускорителей предлагается использовать профессиональные версии на базе чипов с архитектурой Vega. Никаких коммутаторов PCI Express не требуется, возможности Naples уже включают в себя поддержку «прямого общения» графических или вычислительных ускорителей между собой. Помимо прочего, это означает минимальную латентность. Такой подход всё же обладает меньшей производительностью в сравнении с использованием специальных высокоскоростных шин вроде NVLink, но он существенно проще и дешевле в реализации.

Naples во всём серверном великолепии. Увидим ли мы эти процессоры в рабочих станциях?

Naples во всём серверном великолепии. Увидим ли мы эти процессоры в рабочих станциях?

Подсистема памяти у Naples весьма развитая, ведь нужно прокормить процессоры с 32 ядрами, способные исполнять 64 потока. Стандартные дизайны платформ, предлагаемые AMD, описывают восьмиканальный доступ к памяти DDR4, нехватки пропускной способности быть не должно; даже у конкурента решения класса Xeon E7 используют лишь шестиканальный доступ. Также интересно, что сами процессоры, в отличие от их младших настольных собратьев, выполнены в корпусах типа LGA и используют разъём AMD SP3. Поскольку по имеющимся данным TDP Naples может варьироваться в пределах от 35 до 180 ватт, то мы вполне можем увидеть и версии процессоров с меньшим количеством ядер, предназначенные для рабочих станций. В настоящее время об этом ничего неизвестно, но сертификационное тестирование AMD уже прошёл ряд серверных платформ на базе Naples, как в форм-факторах 1U/2U, так и в виде «серверов-лезвий» (blade). OEM-версии будут включать в себя и поддержку модулей MCM и MXM, что позволит упаковать ещё больше вычислительной мощности в меньший объём.

Постоянный URL: http://servernews.ru/945825
21.12.2016 [08:39], Алексей Степин

Производительность NVIDIA Volta GV100 может достигнуть 9,5 терафлопс

Как известно, следующим после Pascal поколением графических процессоров NVIDIA является Volta. Впрочем, к современным чипам название «графический процессор» применимо всё меньше — с тех пор, как их архитектура стала полностью унифицированной и программируемой, они прочно утвердились в различных проектах суперкомпьютеров, некоторые из которых уже вступили в строй и вовсю заняты научными и другими сложными вычислениями. Создавая свой первый чип Pascal GP100, NVIDIA уделила больше внимания его вычислительным возможностям, нежели графическим, и, похоже, первенца в семействе Volta, чип GV100, ожидает аналогичный подход.

Новый принцип построения узлов суперкомпьютера. Количество плат ускорителей не соответствует указанному в заметке

Новый принцип построения узлов суперкомпьютера. Количество плат ускорителей не соответствует указанному в заметке

Уже подтверждено, что GV100 станет сердцем, а точнее, сердцами суперкомпьютеров Summit в Национальной лаборатории Ок-Ридж (Oak Ridge National Laboratory) и Sierra в Ливерморской национальной лаборатории (Lawrence Livermore National Laboratory). Первый проект должен войти в рабочую стадию в начале 2018 года и развить пиковую мощность 200 петафлопс, что существенно превышает показатель самого быстрого сегодняшнего китайского суперкомпьютера Sunway TaihuLight, чьи возможности оцениваются в 125,4 петафлопса. К сожалению, о характеристиках и архитектуре GV100 мы до сих пор знаем не так много, как хотелось бы, но кое-какие сведения о проекте Summit позволяют сделать некоторые выводы.

Тот самый слайд

Тот самый слайд

Лаборатория в Ок-Ридже опубликовала слайд, на котором Summit сравнивается с суперкомпьютером Titan, базирующимся на чипах Kepler GK110. Состоит он из 18688 узлов, мощность каждого из них составляет 1,4 терафлопса. На том же плакате указаны спецификации Summit: 4600 узлов с мощностью более 40 терафлопс на узел. Указано также, что в каждом узле будет 512 Гбайт памяти DDR4, 800 Гбайт энергонезависимой памяти и некий объём памяти HBM (речь, разумеется, идёт о HBM2). Основой каждого узла станут пара процессоров IBM POWER9 и шесть процессоров NVIDIA Volta. Чипы POWER9, помимо традиционных линий PCI Express (версия 4.0) имеют и 48 линий интерфейса Bluelink, который будет работать в режиме NVLink 2.0 и соединять их с процессорами Volta, что позволит процессорам различных архитектур делить общее пространство памяти, практически не теряя в скорости: пропускная способность может составлять от 80 до 200 Гбайт/с.

Использование NVLink экономит энергию и повышает производительность

Использование NVLink экономит энергию и повышает производительность

Потребляемая Summit мощность составит 13 мегаватт — всего на 4 мегаватта больше, нежели у Titan, при более чем десятикратном превосходстве в производительности. Как мы знаем, NVIDIA объявила о том, что GV100 будет демонстрировать эффективность 72 гигафлопса на ватт при операции перемножения матриц с одинарной точностью (Single precision floating General Matrix Multiply). Для GP100 этот показатель равен 42 гигафлопса на ватт. Нетрудно посчитать, приняв за основу теплопакет GV100 на уровне 300 ватт, что этот чип в теории может достичь производительности 9,5 терафлопс на вычислениях двойной точности (FP64). Шесть чипов GV100 при потреблении не выше 300 ватт на чип как раз и дадут упомянутые на плакате «более 40 терафлопс», а точнее, в теории, смогут выдать 57,2 терафлопса. Даже при конфигурации с теплопакетом 200 ватт и на 20‒25 % более низкой производительности производительность узла составит 45,6 терафлопс, так что у создателей Summit явно есть задел по части экономии электроэнергии при сохранении заявленных характеристик. По крайней мере, такой подход может существенно облегчить работу холодильных установок Summit.

Постоянный URL: http://servernews.ru/944758
03.12.2016 [19:19], Алексей Степин

Любопытные факты о процессоре Oracle SPARC S7

На наших страницах преимущественно рассказывается о процессорных архитектурах x86 и ARM — таковы реалии современного рынка информационных технологий. Но это не значит, что другие архитектуры умерли. Так, PowerPC успешно используется в различных адаптерах, таких, как аппаратные RAID-контроллеры, растёт популярность открытой архитектуры RISC-V, а в мощных системах трудятся процессоры IBM Power и Oracle SPARC. История у архитектуры SPARC долгая и славная. Начало она берёт в 1987 году, но более всего эти процессоры прославились, пожалуй, в недорогих рабочих станциях компании Sun Microsystems, впоследствии приобретённой корпорацией Oracle. Архитектура не умерла, и Oracle продолжила разрабатывать и выпускать новые высокопроизводительные процессоры на её основе. В этом году был выпущен более дешёвый вариант 32-ядерного процессора SPARC M7 — SPARC S7.

Этот чип также, в первую очередь, нацелен на применение в серверных системах, работающих с базами данных — разумеется, в первую очередь, с программным обеспечением самой Oracle. Производительность на ядро у S7 в сравнении с M7 выросла на 11 %, но сам процессор стал в максимальной конфигурации восьмиядерным с 16 Мбайт кеша L3. Возросла и тактовая частота, теперь она достигает 4,27 ГГц. Для сравнения, старший восьмиядерный Intel Xeon E5-2689A v4 имеет частоту лишь 3,4 ГГц, притом, что SPARC S7 производится с использованием более грубого 20-нм техпроцесса с 13 слоями металлизации. Чип поддерживает SMT: каждое ядро S7 способно выполнять до 8 виртуальных потоков, до 64 потоков суммарно на процессор. Основная операционная система для этих процессоров, Solaris OS, имеет соответствующие оптимизации для эффективного использования столь развитой многопоточности.

Структурная схема SPARC S7

Структурная схема SPARC S7

У S7 развитая система кешей: каждое ядро имеет по 16 Кбайт кеша L1 данных и инструкций, но что интереснее, подобное разделение имеет и кеш L2: каждые четыре ядра делят по 256 Кбайт кеша инструкций, а каждые два — такой же объём кеша данных. Как уже было сказано, кеш L3 общий, его объём составляет 16 Мбайт. Подсистема доступа к памяти представлена двумя двухканальными контроллерами DDR4, совокупная пропускная способность всей подсистемы может достигать 48 Гбайт/с (6 Гбайт/с на ядро) уже при частоте модулей памяти 1500 МГц, на практике же используются ещё более быстрые модули DDR4-2400, так что в реальных условиях производительность подсистемы памяти у S7 выше. Имеется также встроенный контроллер PCI Express 3.0, он обеспечивает 16 линий этого интерфейса.

Криптографический ускоритель: он у новинки не один

Криптографический ускоритель: он у новинки не один

Любопытной особенностью SPARC S7 является наличие криптографического сопроцессора, причем, он в процессоре не один, а по одному на каждое ядро, то есть, всего 8. Он поддерживает алгоритмы AES/Camellia/CRC32s/DES/MD5/RSA/SHA (всего 15 стандартов) на аппаратном уровне. Для ускорения работы с базами данных в составе процессора есть и другой ускоритель, так называемый «ускоритель аналитических данных» (Data Analytics Accelerator, DAX). Он работает в рамках технологии Software in Silicon, когда критическое приложение, например, база данных, полностью располагается в оперативной памяти. Для обеспечения безопасности и исключения атак типа Heartbleed и других, процессоры M7 и S7 поддерживают полностью аппаратную проверку доступа к памяти, где могут располагаться критические данные. Поддерживаются прямые запросы в память, где расположена БД, а также аппаратная декомпрессия данных на лету, что позволяет экономить оперативную память в рамках парадигмы Software in Silicon.

Блок Data Analytics Accelerator (DAX)

Блок Data Analytics Accelerator (DAX)

Все эти хитрости позволяют восьмиядерному SPARC S7 выглядеть весьма выгодно на фоне своих прямых конкурентов из лагеря x86. Разумеется, не во всех задачах новый процессор Oracle является лидером, но в тесте на производительность при работе с базами данных компания выбрала смешанный сценарий нагрузки, включающий в себя как обработку транзакций, так и аналитические операции, он показал себя великолепно. Сервер Oracle S7-2, оснащённый двумя восьмиядерными процессорами SPARC S7, не просто не проиграл системе HP ProLiant DL360 G9 (два процессора Xeon E5-2699 v4, 44 ядра/88 тредов, 2,2 ГГц), но и наголову разгромил её, показав 1,6-кратное превосходство и обработав 173 493 транзакции в минуту на ядро. У системы на базе x86 этот показатель составил всего 110 342 транзакции на ядро.

Аппаратные механизмы безопасности доступа к памяти

Аппаратные механизмы безопасности доступа к памяти

В другой важной для Oracle сфере, сфере Java-приложений, S7 также чувствует себя отлично: S7-2 опережает HP ProLiant DL360 G9 в 1,7 раза. По подсчётам компании, для обеспечения производительности 2,8 миллиона Java Ops в секунду требуется 28 серверов класса S7-2 (448 ядер, 8 Гбайт на ядро) общей стоимостью 614 тысяч долларов США, в то время, как на базе Intel Xeon такой уровень производительности потребует 32 сервера, подобных вышеописанному HP (32 сервера, 768 ядер, 8 Гбайт на ядро) и совокупная стоимость такой стойки заметно превысит миллион долларов США. Именно поэтому уникальные архитектуры, подобные SPARC, не собираются исчезать с рынка — в своих нишах они обеспечивают непревзойдённую эффективность. Системы на базе x86 универсальны, но в таких случаях они зачастую оказываются заметно менее выгодными.

Постоянный URL: http://servernews.ru/943792
05.11.2016 [20:50], Алексей Степин

Microsoft раскрыла детали о новом сервере на базе Skylake-EP

Компания Microsoft также заинтересована в развитии проекта Open Compute, и в рамках саммита European Digital Infrastructure команда Azure приподняла завесу тайны над проектом Olympus. Суть проекта заключается в создании открытого аппаратного обеспечения следующего поколения для использования в облачных системах класса hyperscale в рамках проекта OCP (Open Compute Project). Основой нового дизайна стала платформа Intel Purley, базирующаяся на процессорах Skylake-EP. Удивительно, что Intel разрешила Microsoft такой ход, ведь платформа Purley должна дебютировать только во второй половине 2017 года. Впрочем, информация подана крайне дозированно: в документах не упоминаются имена Intel, Skylake или Purley, но опираясь на технические данные, можно уверенно говорить именно об этой платформе Intel.

Прототип платформы Atos Bull Sequana для Intel Xeon Skylake

Прототип платформы Atos Bull Sequana для Intel Xeon Skylake

В документации, опубликованной в блоге Microsoft Azure, имеются ссылки на страницы OCP, где можно загрузить механические спецификации и данные о системной плате в формате PDF. На 31-ой странице документа, посвящённого дизайну материнской платы, можно увидеть нечто очень знакомое нам и нашим читателям по предыдущим новостям, касавшимся чипов Intel Knights Landing, а именно, характерные прямоугольные процессорные разъёмы LGA 3647. Данный дизайн описывает двухпроцессорную плату в нестандартном форм-факторе с очень необычным расположением слотов PCI Express. Как правило, процессоры Intel с суффиксами E и EP используют одинаковый разъём, но здесь мы видим отход от этого правила. Это может означать один из четырёх вариантов:

  • Речь в описании идёт не о Skylake-EP, а о специальных версиях, например, Skylake-EN;
  • Skylake-E также будет использовать разъём LGA 3647. Маловероятно: потребительской платформе такой многоконтактный разъём ни к чему;
  • Skylake-E и Skylake-EP будут использовать разные процессорные разъёмы. Это означает раздел между платформами HEDT и платформами, предназначенными для построения двухпроцессорных рабочих станций и серверов. Такой ход поможет Intel дифференцировать цены, но огорчит энтузиастов двухпроцессорных платформ;
  • Skylake-EP может выпускаться в различных корпусах под разные разъёмы, в зависимости от размера кристалла. В случае с Broardwell-EP существуют кристаллы для моделей с малым количеством ядер (LCC), средним количеством ядер (MCC) и большим (XCC). В случае со Skylake-EP конструктив LGA 3647 могут получить только чипы с кристаллами XCC или XCC и MCC. Модели со сравнительно небольшим количеством ядер могут получить менее громоздкий корпус с меньшим количеством контактов.

Пример дизайна компактного сервера нового поколения приведён на главной странице Microsoft Azure. Он интересен системой охлаждения, предполагающей установку дополнительных радиаторов и использование тепловых трубок в случае установки процессоров с высоким TDP. Большие чёрные прямоугольники указывают на места расположения слотов DDR4, в передней части платы можно видеть некий адаптер, обозначенный, как 50G Networking, а также набор слотов PCIe, пригодных для установки трёх карт расширения класса FHHL (полная высота, половинная длина). В правой указано наличие 8 слотов для накопителей в формате M.2, что отлично согласуется с опубликованной ранее заметкой о росте популярности M.2 в серверном сегменте.

Общее количество слотов DIMM достигнет 32, то есть, по 16 разъёмов на процессор. Это может означать как восьмиканальный контроллер памяти с двумя модулями на канал, так и четырёхканальный с четырьмя модулями на канал.

Максимальный объём устанавливаемой памяти не упомянут, но в настоящее время объем модулей DDR4 LRDIMM уже достиг 256 Гбайт, а значит, в теории, система может принять в себя до 8 Тбайт оперативной памяти. От Skylake-EP также можно ожидать и полной поддержки модулей 3D XPoint. Упомянута также поддержка до 12 устройств SATA (а скорее всего и SAS).

На плате имеется четыре разъёма M.2, а четыре других накопителя в этом формате, скорее всего, будут подключаться с использованием слотов PCIe x8. Интересно, что речи о поддержке PCI Express 4.0 не идёт — на другой диаграмме прямо указано наличие лишь PCI Express 3.0. Если подсчитать все указанные слоты, то получается наличие 88 линий PCIe 3.0 на систему или 44 на процессор. Это пусть и небольшой, но шаг вперёд в сравнении с 40 линиями, которыми располагают процессоры Broadwell-EP. Часть линий PCIe выведена на разъёмы Mini-SAS HD, и, как минимум, одной линии потребует контроллер удалённого управления BMC.

Когда же новая платформа увидит свет в массовых количествах? С учётом долгого жизненного цикла платформ Intel EP речь может идти о середине или конце 2017 года, или даже о следующем, 2018 годе. Какая-то дополнительная информация на этот счёт может открыться на мероприятии Supercomputing 2016, которое пройдёт с 13 по 18 ноября в городе Солт-Лейк-Сити, штат Юта, США.

Постоянный URL: http://servernews.ru/942224
18.10.2016 [12:48], Алексей Степин

Альянс Google и Rackspace представил сервер на базе IBM POWER9

Не столь давно мы рассказывали читателям о новых версиях процессоров IBM POWER8 с поддержкой шины NVLink. Эти чипы предназначались для использования совместно с новейшими ускорителями NVIDIA Tesla для использования в сфере HPC и машинного обучения. Но POWER8 не является последним поколением процессоров, разрабатываемых «голубым гигантом». Альянс Google и Rackspace объявил о выпуске новой серверной платформы Zaius на базе чипов POWER9. О планах по созданию таких серверов в рамках инициативы Open Compute Project было объявлено ещё весной этого года, а теперь мы имеем дело с реальным глубоко проработанным проектом. Над созданием системы Zaius P9 Server активно работали Google, Rackspace, IBM и Ingrasys, учтены были все возможные пожелания сообщества OCP. В итоге система вышла уникальной. Она поддерживает OpenCAPI 2.0, NVLink 2.0 и четвёртое поколение шины PCI Express; в отличие от предыдущих наработок в рамках OCP в ней используются новейшие процессоры POWER9.

Напомним, что POWER8 имеют внешний кеш L4, объединённый с контроллерами памяти, но в POWER9 эти компоненты переехали в состав процессора. Каждый из двух чипов POWER9 имеет 8 каналов DDR4 с пропускной способностью до 2400 МТ/с и два канала NVLink/OpenCAPI. Это позволяет установить до четырёх ускорителей Tesla и при этом не упереться в нехватку пропускной способности подсистемы памяти. Всего на системной плате сервера имеется 32 слота DDR4 DIMM. Поддержка PCI Express 4.0 будет использована для высокоскоростных навесных сетевых адаптеров формата OCP 2.0. Zaius P9 относится к классу NUMA-систем, процессоры в нём используют собственные контроллеры памяти и общаются между собой посредством двухканальной шины X Bus. На приведённой блок-схеме её пропускная способность не указана, но она наверняка достаточно высока: у IBM, как разработчика серии POWER, огромный опыт в создании мощных серверных систем и мейнфреймов. Из документации IBM понятно, что речь идёт о скоростях порядка 38,4 Гбайт/с × 2.

Примерная компоновка системной платы Zaius P9

Примерная компоновка системной платы Zaius P9

Новые процессоры используют набор инструкций Power ISA 3.0, выпускаются с использованием 14-нм техпроцесса GlobalFoundries и могут иметь о 12 до 24 ядер. Прочие характеристики тоже впечатляют: так, объём кеша L3 на чип может достигать 120 Мбайт, а тактовые частоты — отметки 4 ГГц. По всей видимости, в Zaius P9 установлены чипы версии SO, специально предназначенные для двухсокетных систем. Любопытно, что новые серверы предназначены для работы с основным напряжением питания 48 вольт, поддерживается стандарт 48V-POL. В качестве BIOS или, точнее, BMC (на схеме это ПО предназначено для управляющего процессора AST 25X0), используется полностью открытая разработка Open BMC. Google планирует выдвинуть дизайн Zaius P9 на рассмотрение сообщества OCP Foundation и надеется, что он будет принят, а внедрение нового высоковольтного стандарта питания серверов продолжится. Компания надеется, что новые гетерогенные вычислительные системы открытого стандарта ждёт большое будущее в её собственных облачных проектах.

Постоянный URL: http://servernews.ru/941143
07.10.2016 [11:58], Алексей Степин

Adapteva представила 1024-ядерный процессор для рынка специализированных вычислений

Ещё в 2010 году исследователи Intel заявили, что создание 1000-ядерного процессора вскоре сможет стать реальной возможностью. Сегодня, в 2016 году, мы знаем, что их предсказания полностью осуществились: уже выпущен тестовый образец 1000-ядерного чипа KiloCore, а недавно компания Adapteva отрапортовала о выпуске 1024-ядерного процессора под названием Epiphany V. Создатели считают, что их детище способно опередить в ряде задач последние модели серверов и игровых систем, базирующиеся на традиционных технологиях.

Сам процессор Epiphany V, однако, ни в коей мере не предназначен для игр. С его параллелизмом он нацелен на использование в таких областях, как машинное зрение и машинное обучение, а также отлично подходит для использования в системах полностью автоматического вождения. Как сказал Андреас Олофсон (Andreas Olofsson), основатель Adapteva, на базе Epiphany V энтузиаст вполне сможет построить ПК, работающий под управлением Linux, но чип всё-таки предназначается не для этого. Он также отметил, что данный чип обладает лучшими показателями производительности на ватт и квадратный миллиметр, нежели любой современный x86-совместимый процессор. Архитектура Adapteva подразумевает использование когерентности кешей; некий объём разделяемой памяти (64 Мбайт SRAM) доступен всем ядрам.

В основе Epiphany V лежит 64-битная архитектура RISC, производство его уже начато, и массовое тестирование в крупномасштабных системах начнётся в течение ближайших нескольких месяцев. Новый 1024-ядерный процессор выпускается с использованием 16-нм технологических норм FinFET, разработанных и используемых компанией TSMC. Аналогичный техпроцесс применяется в производстве NVIDIA Pascal. Площадь ядра новинки составляет 117 мм2, на этом пространстве размещается 4,56 миллиарда транзисторов. К сожалению, в открытой продаже Epiphany V приобрести будет нельзя, но Apdapteva планирует активно работать с партнёрами в области коммерческого внедрения нового чипа. О внутренней архитектуре Epiphany V пока известно немного, скажем лишь, что он поддерживает такие стандарты программирования, как OpenCL, что должно облегчить его внедрение в коммерческих приложениях.

Постоянный URL: http://servernews.ru/940577
06.10.2016 [13:03], Алексей Степин

Процессоры Intel Xeon E3-1200 v6 увидят свет в первом квартале 2017 года

Компании-производители системных плат в последнее время активно готовятся к пришествию новых процессоров Intel, базирующихся на архитектуре Kaby Lake. К счастью, «сотая» серия чипсетов Intel полностью совместима с новинкой, как, впрочем, и остальные части инфраструктуры: процессорный разъём и подсистемы питания. MSI уже опубликовала внушительный список плат, которые получат обновление BIOS с поддержкой Kaby Lake, в него входят 32 модели, то есть, практически все платы с разъёмом LGA 1151, начиная с моделей на базе H110 и заканчивая флагманами на базе Z170.

Но в планах Intel обнаружились и другие интересные факты. Так, стало известно, что Kaby Lake станет основой не только для серии настольных и мобильных процессоров Intel Core 7x00, но и для новых серверных чипов Xeon E3-1200. В сравнении с уже имеющимися Xeon E3-1200 v5 они будут называться Xeon E3-1200 v6. Как уже сообщалось ранее, это будут ближайшие родственники Kaby Lake-S, но, по всей видимости, как и предыдущая итерация Xeon E3-1200, они потребуют использования серверных чипсетов, зато получат полную поддержку памяти с коррекцией ошибок. Появление этих процессоров запланировано на 1 квартал следующего, 2017 года.

Пока достоверно известно о пяти моделях:

  • Xeon E3-1280 v6 (4 ядра, 8 потоков, 3,9 ГГц, 8 Мбайт L3, 74 ватта, без графики);
  • Xeon E3-1270 v6 (4 ядра, 8 потоков, 3,8 ГГц, 8 Мбайт L3, 78 ватт, графика GT2);
  • Xeon E3-1240 v6 (4 ядра, 8 потоков, 3,7 ГГц, 8 Мбайт L3, 74 ватта, без графики);
  • Xeon E3-1230 v6 (4 ядра, 8 потоков, 3,5 ГГц, 8 Мбайт L3, 74 ватта, без графики);
  • Xeon E3-1220 v6 (4 ядра, 4 потока, 3,0 ГГц, 8 Мбайт L3, 74 ватта, без графики).

Эти процессоры придут на смену соответствующим моделям Xeon E3-1200 v5, а вот чипы Xeon E3-1500 v5 и E3-1200 v4 в упаковке BGA будут мирно сосуществовать с новинками. Изменений в чипсетах, скорее всего, не предвидится: как и ранее, будут использоваться мосты Intel C232 и C236, так что ситуация здесь в точности похожа на ситуацию с настольными чипсетами «сотой» серии. К сожалению, новая версия Xeon E3-1200 опять обошлась без кеша eDRAM и действительно мощной интегрированной графики, которую можно использовать и для ускорения ряда операций в ПО графической и видеообработки.

Постоянный URL: http://servernews.ru/940508
10.09.2016 [02:00], Алексей Степин

IBM анонсировала новые процессоры Power8 с поддержкой NVLink

Несмотря на серьезную заявку архитектуры х86 на полное доминирование в компьютерном мире, остаются сферы и области, где используются иные, более эффективные в ряде задач архитектуры. Одной из таких областей является сфера супервычислений, где довольно прочно укрепилась компания IBM со своими процессорами Power. Текущее поколение этих процессоров носит общее название Power8, впервые оно было представлено ещё в 2013 году в версиях с количеством ядер от 4 до 12. Поколение Power9 должно увидеть свет в следующем году, ну а пока на днях корпорация анонсировала выпуск новых, усовершенствованных процессоров поколения Power8, получивших название Power8+.

IBM Power8 (без NVLink)

IBM Power8 (без NVLink)

Отличий у новинок немного. Самым главным является поддержка высокоскоростной шины обмена данными NVLink, разработанной и продвигаемой NVIDIA. Это позволяет создавать гетерогенные системы на базе Power8+ и ускорителей NVIDIA Pascal GP100 с невиданной ранее производительностью и отсутствием узких мест, ведь даже базовая версия NVLink обеспечивает пропускную способность 80 Гбайт/с. Каждый процессор Power8+ поддерживает прямое подключение до четырёх устройств NVLink, то есть, четырёхпроцессорная система с четырьмя 12-ядерными чипами может оснащаться шестнадцатью ускорителями GP100. Пока Power8+ имеет только один чип в семействе — десятиядерную модель с частотой до 3,26 ГГц. Интегрированный контроллер памяти DDR4 обладает пропускной способностью 115 Гбайт/с на процессор. Максимальный поддерживаемый объём составляет 512 Гбайт на чип.

Новое семейство серверов на базе Power8

Новое семейство серверов на базе Power8

Помимо обновлённых процессоров, компания также продемонстрировала новые серверные системы, но только одна из новинок, Power S822LC, предназначенная для рынка HPC, базируется на Power8+ и поддерживает NVLink. По словам производителя, скорость передачи данных у нее в пять раз превышает аналогичный параметр у сопоставимой по характеристикам системы на базе х86, а использование единого пространства памяти существенно облегчает разработку программного обеспечения, использующего ресурсы графических процессоров.  Эта система может нести на борту два 10-ядерных чипа Power8+ и до четырёх модулей NVIDIA GP100. Максимальная ёмкость оперативной памяти составляет 1 Тбайт в 32 модулях DIMM, общая пропускная способность подсистемы составляет 230 Гбайт/с. Имеются дополнительные слоты расширения PCIe, поддерживается как жидкостное, так и воздушное охлаждение.

NVLink позвляет ЦП и ГП общаться гораздо более эффективно

NVLink позволяет ЦП и ГП общаться гораздо более эффективно

Аналогичная модель выпущена для рынка Big Data, но она не использует ускорители GP100, а вместо этого поддерживает обычные ускорители NVIDIA в формате PCI Express. Зато количество дисковых отсеков в этой модели увеличено с двух до двенадцати, что позволяет разместить до 96 Тбайт дискового пространства в одном корпусе. Базовая модель S821LC выполнена в корпусе 1U (старшие имеют конструктив 2U) и по конфигурации напоминает S822LC for Big Data, но у неё всего четыре дисковых отсека и четыре слота PCIe. Возможна установка одного ускорителя NVIDIA K80 в форм-факторе PCI Express. В моделях S822LC for Big Data и 821LC максимальный объём оперативной памяти уменьшен до 512 Гбайт в 16 слотах DIMM. Напомним, что контроллеры памяти у Power8 внешние, выполненные в виде чипов Centaur, служащих также в качестве кеша L4.

IBM S822LC for High Performance Computing: два процессора и четыре ускорителя GP100

IBM S822LC for High Performance Computing: два процессора и четыре ускорителя GP100

Согласно данным, опубликованным IBM, ранние тесты, проделанные одним из крупнейших интернет-провайдеров, компанией Tencent, показали, что кластер на базе S822LC for BigData под нагрузкой показал результаты в три раза превосходящие результаты кластера на базе х86, причём, общее количество серверов в первом случае было на 2/3 меньше. На новые системы IBM ожидается существенный спрос: многие организации уже провели собственные тесты и разместили соответствующие заказы. В числе первых заказчиков значится лаборатория департамента энергетики США Oak Ridge National Laboratory (ORNL), а также ряд крупных межнациональных корпораций. ORNL планирует использовать новинки в качестве тестовой платформы для подготовки к выпуску следующего поколения процессоров IBM — Power9, которые также будут поддерживать NVLink, но уже новой, второй версии.

Постоянный URL: http://servernews.ru/939220
06.09.2016 [15:00], Алексей Степин

Первые результаты тестирования серверной платформы AMD Naples

Как известно, не столь давно компания Advanced Micro Devices демонстрировала не только опытные образцы процессоров для настольных систем под кодовым названием Summit Ridge, в основе которых лежит новая микроархитектура Zen, но и целую двухпроцессорную серверную платформу, где была установлена пара 32-ядерных процессоров Naples с той же архитектурой. На днях в зарубежных источниках появились первые данные о её производительности. Речь идёт о базе данных Geekbench и тестовом наборе четвёртой версии.

Образец системной платы AMD с двумя 32-ядерными чипами Naples

Образец системной платы AMD с двумя 32-ядерными чипами Naples

В ней фигурирует некая система AMD Corporation Diesel 2S1451A4VIHE4_29/14_N, отмеченная также как AMD Eng Sample, когда речь идёт о процессорах. Сомнений нет, это та самая платформа, тем более, что дальше сообщается о наличии двух процессоров с 32 ядрами у каждого. Тактовые частоты, правда, не столь впечатляют, как в первых сообщениях о демонстрации данной платформы: в обычном режиме процессоры работают на частоте всего лишь 1,44 ГГц, и только в турборежиме это значение достигает 2,9 ГГц. По всей видимости, последнее значение актуально не при полной загрузке и не для всех ядер. Оценка одноядерной производительности не слишком высока, но результаты многоядерного теста существенно лучше.

И их не самые впечатляющие результаты

И их не самые впечатляющие результаты

Надо сказать, что в сравнении с другими результатами Geekbench v4 результаты новой платформы AMD не выглядят впечатляющими. Так, система на базе двух далеко не самых новых процессоров Intel Xeon E5-2630 v3 (8 ядер/16 тредов на процессор) и платы ASUS Z10PE-D8WS показала в аналогичном наборе тестов 3178 и 20813 очков соответственно, а ведь частота процессоров тоже была не слишком высокой и составляла всего 2,4 ГГц. А ближе всего к результатам Naples оказалась система на базе процессора Intel Core i5-6600K, работающего на частоте 3,5 ГГц, но в однопоточном тесте она набрала 5505 очков. На этом фоне 1141 очко, продемонстрированное Naples, удивляет — это слишком мало для новой архитектуры даже с учетом частоты 1,4 ГГц.

Эти данные приведены для сравнения

Эти данные приведены для сравнения

Выводы делать, впрочем, рано. Не только частота тестовой платформы AMD была слишком низкой, но и сам набор тестов Geekbench v4 мог не учитывать специфики новой архитектуры Zen. Об этом свидетельствует строка, рапортующая об отсутствии кеша L3, тогда как мы знаем, что в Zen на каждые четыре ядра  приходится 8 Мбайт разделяемого кеша третьего уровня (128 Мбайт на всю платформу с двумя 32-ядерными процессорами). Либо кеш L3 в тестируемых образцах был отключён аппаратно из-за каких-то недоработок, что и могло вызвать падение производительности. На доработку самих процессоров у AMD есть немало времени, ведь подтверждено, что серверные Zen начнут массово поставляться на рынок лишь начиная со второго квартала следующего года и лишь после начала поставок процессоров Summit Ridge для настольных систем. Соответственно, есть время и у разработчиков программного обеспечения; впрочем, мы надеемся, что у последних будет немного работы, ведь архитектура Zen должна демонстрировать свои лучшие качества в среде уже имеющегося парка программного обеспечения, и именно этого добивается AMD.

Постоянный URL: http://servernews.ru/938970
26.08.2016 [15:36], Сергей Карасёв

IBM рассказала о мощных процессорах Power9

Корпорация IBM на конференции Hot Chips 28 в Купертино (Калифорния, США) раскрыла довольно подробную информацию о мощных процессорах Power9, которые выйдут на рынок в следующем году.

Итак, сообщается, что чипы будут изготавливаться по 14-нанометровой технологии FinFET. Они получат 120 Мбайт кеша третьего уровня и смогут работать с буферизированными и не буферизированными модулями памяти DDR4.

Корпорация IBM готовит несколько модификаций Power9. В частности, говорится об изделиях с 12 вычислительными ядрами, каждое из которых сможет одновременно обрабатывать восемь потоков инструкций. Такие процессоры будут ориентированы прежде всего на системы с виртуализацией.

Кроме того, будут выпущены чипы с 24 вычислительными ядрами с поддержкой одновременной обработки четырёх потоков инструкций. Эти решения найдут применение в различных Linux-платформах.

Отмечается, что в Power9 будут реализованы улучшенные средства предсказания ветвлений, что позволит поднять скорость вычислений. Кроме того, говорится о реализации новых инструкций для поддержки будущих перспективных технологий и о 48 линиях PCI Express 4.0.

В общей сложности процессоры получат до 8 млрд транзисторов. Они обеспечат существенный прирост производительности по сравнению с изделиями предыдущего поколения. 

Постоянный URL: http://servernews.ru/938468