Материалы по тегу: risc-v

07.11.2019 [10:08], Андрей Галадей

Google готовит открытую крипто-SoC OpenTitan

OpenTitan является наследником проприетарного чипа Google Titan, который компания использует в собственных датац-центрах и мобильных устройствах. OpenTitan будет использовать архитектуру RISC-V для создания аппаратного Root of Trust (RoT) — чипа, проверяющего целостность и подлинность прошивок и другого встроенного и системного ПО. 

В отличие от подавляющего большинства аналогичных решений, дизайн SoC будет полностью открытым и доступным всем желающим. Это позволит проводить независимые проверки и отслеживать наличие бэкдоров, уязвимостей и т.д. 

theregister.co.uk

Развивать проект будет некоммерческая организация lowRISC в Кембридже совместно с Google и другими отраслевыми партнерами. В числе таковых есть университет ETH Zurich, Western Digital, Nuvoton Technology и другие.

SoC получит лицензию Apache 2.0 и будет включать в себя ядра lowRISC Ibex, криптографические сопроцессоры, аппаратный генератор случайных чисел, энергозависимое и энергонезависимое хранилище, периферийные устройства ввода-вывода и дополнительные защитные механизмы. Его можно использовать на любом устройстве, от серверов и смартфонов до систем «Интернета вещей».

При этом было заявлено, что проект OpenTitan наполовину финансируется Google и разрабатывается уже около двух лет.

Постоянный URL: http://servernews.ru/997099
05.11.2019 [13:52], Сергей Карасёв

YADRO инвестирует в российского RISC-V разработчика Syntacore

Российская технологическая компания YADRO (входит в «ИКС Холдинг») окажет финансовую поддержку отечественному разработчику микропроцессорных ядер Syntacore.

Syntacore является одним из основателей международного консорциума RISC-V Foundation. Его цель — разработка и продвижение открытой микропроцессорной архитектуры RISC-V.

Syntacore оперирует дизайн-центром в Санкт-Петербурге. Продукты на базе процессорных технологий компании разрабатываются по проектным нормам от 180 до 7 нм. Собственные разработки Syntacore лицензирует клиентам в России и за рубежом. Решения на базе технологий компании уже используются в серийных чипах. 

YADRO — российский разработчик решений на базе архитектуры POWER, платиновый участник консорциума OpenPOWER Foundation. Компания занимается системами хранения и обработки данных. 

Cообщается, что YADRO вошла в состав акционеров компании Syntacore. В рамках инвестиционного проекта YADRO приобрела контролирующую долю в Syntacore — 51 %. Фонд TerraVC, один из ранних инвесторов компании, избавился от своей доли. Финансовые условия соглашения не раскрываются, но, вероятно, речь идёт о сумме в десятки миллионов долларов США.

«Основные инвестиции будут направлены на расширение географии присутствия компании, а также на запуск новых проектов, существенно расширяющих портфель продуктового IP, в том числе для удовлетворения растущих потребностей в микропроцессорных технологиях, оптимизированных под продукты для Интернета вещей и искусственного интеллекта», — отмечается в сообщении. 

Постоянный URL: http://servernews.ru/996970
28.10.2019 [14:29], Сергей Карасёв

Набор для разработчиков SeeedStudio GD32 RISC-V включает LCD-дисплей

Команда SeeedStudio анонсировала новый комплект GD32 RISC-V, адресованный разработчикам, создающим различные устройства для Интернета вещей (IoT).

В состав набора входит мини-плата GD32 RISC-V Dev Board. Её основа — 32-битный микроконтроллер общего назначения GD32VF103VBT6, функционирующий на тактовой частоте до 108 МГц. Чип содержит 128 Кбайт флеш-памяти и 32 Кбайт памяти SRAM.

Мини-плата располагает модулем флеш-памяти ёмкостью 8 Мбайт, слотом для дополнительной карты microSD, симметричным портом USB Type-C и набором контактов GPIO.

Кроме того, комплект включает небольшой жидкокристаллический (LCD) дисплей. Он имеет размер 2,8 дюйма по диагонали и обладает разрешением 320 × 240 пикселей.

Важно отметить, что дисплей поддерживает сенсорное управление. Используется резистивная технология, а это означает, что взаимодействовать с панелью можно любым гладким твёрдым предметом.

Новый комплект для разработчиков уже доступен для предзаказа по цене 15,9 доллара США. Плата без дисплея обойдётся всего в $6,9.

Постоянный URL: http://servernews.ru/996364
26.10.2019 [18:40], Геннадий Детинич

SiFive подняла планку производительности RISC-V: представлены ядра серии U8

Открытая архитектура RISC-V наращивает мускулы. Один из пионеров среди разработчиков базовых ядер RISC-V компания SiFive представила новую 8-ю серию ядер.

В настоящий момент SiFive раскрыла детали о ядрах U84 и позже добавит к ним подробности о ядрах U87. Ядра U84 уже доступны для лицензирования и оптимизированы для производства с техпроцессами вплоть до 7-нм.

Это решения, нацеленные на максимальную энергоэффективность вкупе с минимальным потреблением и с максимально уменьшенной площадью кристалла. Ядра U87 будут ориентированы на максимальную производительность и обработку векторов.

Как сообщают в SiFive, ядра U84 в 3,1 раза производительнее популярных стандартных ядер U74. Это достигается как за счёт архитектурных улучшений (2,3-кратном приросте числа исполняемых за такт инструкций), так и за счёт 1,4-кратного увеличения максимального значения тактовой частоты (до 2,6 ГГц в 7-нм техпроцессе).

Как показано на графике ниже, на изолированных процессах ядра U84 в 5,3 раза быстрее, чем ядра SiFive U54, а при исполнении в 7-нм техпроцессе ядра U84 оказываются в 7,2 раза производительнее 28-нм ядер U54.

Если сравнивать их с ARM Cortex-A72, добавляют разработчики, то ядра U84 показывают полуторакратный прирост производительности на Ватт и лучшее использование площади кристалла (2-кратное по эффективности).

U84-кластер может быть собран из четырёх ядер или меньше, но архитектура допускает согласованные гетерогенные связки ядер разных поколений и включение в платформу ускорителей сторонних разработчиков. Кроме того, число конвейеров в ядре может быть меньше максимального значения из 12 штук.

Также по желанию лицензиата может быть уменьшена глубина очереди команд. Всё это и многое другое делает решения SiFive весьма масштабируемыми в широких пределах.

При всём прочем новые ядра чрезвычайно компактные. Если исключить кеш L2 объёмом 2 МБ, то одно ядро U84 уместится на площади 0,28 мм2. Это делает SiFive U84 удобным решением для организации первичных периферийных вычислений, что будет ценно для ИИ, машинного обучения, вещей с подключением к Интернету и многого другого. Немного подробнее об архитектуре ядер SiFive U84 можно узнать по этой ссылке.

Постоянный URL: http://servernews.ru/996303
04.10.2019 [21:38], Сергей Карасёв

Микро-плата Wio Lite RISC-V с поддержкой Wi-Fi 4 стоит всего $7

Компания Seeed Technology анонсировала небольшую плату Wio Lite RISC-V для разработчиков, проектирующих различные беспроводные устройства, в том числе для Интернета вещей.

В новинке использован микроконтроллер Gigadevice GD32VF103CBT6 RISC-V с тактовой частотой 108 МГц. Изделие выполнено в форм-факторе Adafruit Feather.

За поддержку беспроводной связи отвечает модуль ESP8266. Говорится о соответствии стандарту Wi-Fi 4, или IEEE 802.11b/g/n.

Для хранения данных может использоваться флеш-карта формата microSD. Для программирования и подачи питания служит симметричный порт USB Type-C. Плата также может получать энергию от аккумуляторной батареи, для подключения которой есть специальный разъём.

Мини-плата способна функционировать в связке с программной платформой LiteOS — операционной системой с открытым исходным кодом.

Изделие Wio Lite RISC-V уже доступно для предзаказа по цене всего 6,9 доллара США

Постоянный URL: http://servernews.ru/995122
30.08.2019 [14:43], Сергей Карасёв

Longan Nano: RISC-V микроплата стоимостью всего $5

Для предзаказа доступна крошечная плата для разработчиков Longan Nano, которую можно приобрести по ориентировочной цене всего 5 долларов США.

Решение использует 32-битный микроконтроллер Gigadevice GD32VF103CBT6 с архитектурой RISC-V. Утверждается, что данное изделие выигрывает у конкурирующего ARM Cortex-M3 в плане быстродействия и потребления энергии.

В качестве устройства хранения данных плата Longan Nano использует флеш-карту формата microSD. Предусмотрена возможность подключения небольшого 0,96-дюймового дисплея на матрице IPS с разрешением 160 × 80 пикселей.

Новинка получила симметричный порт USB Type-C для подачи питания и программирования. Говорится о поддержке интерфейсов USART, I2C, SPI, I2S и пр.

Габариты решения составляют всего 46,1 × 20 мм. Плата ориентирована, прежде всего, на студентов, инженеров и энтузиастов.

Добавим, что RISC-V — это микропроцессорная архитектура с открытым исходным кодом, которая была разработана специалистами из отделения компьютерных наук в Калифорнийском университете в Беркли в 2010–2014 годах, а затем дорабатывалась и дорабатывается различными инженерами со всего мира.

Постоянный URL: http://servernews.ru/993269
09.08.2019 [16:59], Андрей Галадей

Red Hat присоединилась к разработке RISC-V

Всё больше производителей аппаратного обеспечения и разработчиков ПО обращают внимание на открытые процессорные архитектуры. Теперь компания-разработчик Red Hat присоединилась к RISC-V Foundation.

antmicro.com

И хотя пока рано говорить о готовых решениях, Red Hat активно продвигает архитектуру RISC-V как одну из наиболее перспективных. Ранее поддержку этих процессоров получила ОС Fedora, теперь же сделан следующий шаг. 

Архитектура RISC-V уже используется в различных контроллерах, однако до полноценных серверных процессоров ещё далеко.  В основном она находит применение в контроллерах SSD, сетевых устройств и так далее. Однако есть и более производительные решения вроде 16-ядерного CPU XuanTie 910 от Alibaba Group. Евросоюз разрабатывает процессоры Rhea и Cronos для будущих панъевропейских суперкомпьютеров.

Отметим, что в составе RISC-V Foundation уже работают такие гиганты, как Google, NVIDIA, Qualcomm, SiFive, Western Digital, IBM и Samsung. Это позволяет надеяться, что в будущем появится полноценная аппаратная реализация без «закладок» и тому подобных вещей. 

Постоянный URL: http://servernews.ru/992181
27.07.2019 [15:15], Геннадий Детинич

Alibaba представила 16-ядерный RISC-V процессор XT 910 для «умной» периферии и edge-платформ

На днях дочернее подразделение корпорации Alibaba Group компания Pingtouge Semiconductor на тематической конференции в Шанхае представила первый фирменный процессор для «умной» периферии. Китайская разработка XuanTie 910 оказалось уникальной по целому ряду причин, о которых мы поговорим ниже. Но прежде обозначим главное, на чём настаивают китайские источники. Процессор XuanTie 910 поможет китайским компаниям всех уровней сбросить зависимость от ядер ARM и других проприетарных разработок (читай ― сведут на нет опасность санкций со стороны США), поскольку ядра XuanTie 910 используют открытую архитектуру RISC-V с открытым набором команд.

Производительность моделей процессоров семейства XuanTie 910 может варьироваться в широких пределах. 64-бит ядра собираются в кластеры по четыре штуки. В процессоре может быть до четырёх таких кластеров, то есть в максимальной конфигурации XuanTie 910 имеет 16 ядер RISC-V. Больше вряд ли необходимо, но в случае надобности разработчики наверняка смогут увеличить число ядер в процессоре. Относительно небольшое число ядер в процессорах XuanTie 910 объясняется назначением платформы ― стать основой вещей с подключением к Интернету, ассистентов (умных колонок и прочего), самоуправляемых автомобилей, периферии с подключением к сетям 5G, платформ с элементами ИИ и тому подобных решений для пограничных (edge) вычислений и платформ.

По словам разработчиков, XuanTie 910 сегодня является самым производительным решением на архитектуре RISC-V. Это решение на частоте 2,5 ГГц, изготовленное с использованием 12-нм техпроцесса, как заявлено, обеспечивает производительность на уровне 7,1 CoreMark/МГц, что на 40 % больше, чем для существующих сегодня конкурирующих процессоров на архитектуре RISC-V. Если точнее, то сравнение было с 64-бит ядром SiFive U74, которое достигает 5,1 CoreMark/МГц (на ядро). Оно тоже позиционируется как самое мощное решение RISC-V, способное исполнять полноценные ОС вроде Linux. Для сравнения — отечественный процессор Байкал-Т1, согласно нашим прошлогодним тестам, имеет производительность 5,4 CoreMark/МГц (на ядро). 

onties.com

onties.com

Удивительным в этом сообщении наших коллег с EE Times представляется информация о 12-нм техпроцессе, который был задействован для производства XuanTie 910. Этот техпроцесс широко использует только компания GlobalFoundries. В этом случае Alibaba 100-процентно подставляется под санкции США, что нивелирует всякий смысл выбора открытой архитектуры. Впрочем, выводы делать рано, подождём подробности.

Из других интересных особенностей ядер XuanTie 910 отметим 12-уровневый конвейер с внеочередным исполнением команд. За один цикл конвейер может исполнять сразу до 8 инструкций, причём и инструкции загрузки (load), и сохранения (store). Важно, что разработчики добавили в архитектуру RISC-V и процессор 50 новых расширенных инструкций для лучшей работы арифметических операций, доступа к памяти и поддержки многоядерности. Эти инструкции и ряд других решений китайцы сделают достоянием сообщества разработчиков с открытым кодом.

Всё (или почти всё) будет выложено на GitHub, вероятно, в сентябре. Компании важно получить как можно более широкую поддержку со стороны независимых программистов, чему открытость RISC-V будет только способствовать.  Примечательно, что новость о выходе XT 910 исчезла с сайта  RISC-V Foundation через несколько часов после выхода. 

Среди других заметных китайских участников RISC-V Foundation есть Huawei, MediaTek, Huami (партнёр Xiaomi), а также инвестгруппа Xiamen SIG. Сейчас Китай активно развивает импортозамещение. Согласно планам правительства, в 2020 году 40% спроса на полупроводниковую продукцию должны удовлетворить местные производители. В прошлом году, по данным TrendForce, лишь 15% пришлось на «домашние» процессоры. 

Постоянный URL: http://servernews.ru/991463
05.06.2019 [12:29], Геннадий Детинич

Европейской Комиссии представили первый дизайн RISC-V процессора для панъевропейских суперкомпьютеров

Как мы сообщали, в ноябре прошлого года Европейский Союз озвучил намерение прийти к эксафлопсным суперкомпьютерам своим собственным путём. В качестве основы для будущих европейских HPC-платформ для ЦОД, суперрасчётов и автотранспортного рынка была выбрана открытая архитектура RISC-V. Разработкой процессоров и платформ занялся консорциум European Processor Initiative (EPI) с 26 участниками проекта. Это компании и научные учреждения в Европе, включая Atos, CEA, Barcelona Supercomputing Center, ETH Zürich, BMW и других.

На днях сообщество разработчиков EPI сделало первый важный шаг на пути к будущей общеевропейской супервычислительной платформе. По информации интернет-ресурса Data Centre Dynamics, Европейской Комиссии представлен первый архитектурный дизайн RISC-V процессора для панъевропейских суперкомпьютеров. На первом этапе это решение Rhea EP271x на базе RISC-V со встроенной матрицей FPGA. Вошли ли в процессор ядра ARM, не уточняется. Первоначально такие планы были, но не в окончательной редакции. Массовое производство Rhea EP271x стартует позже, возможно уже в следующем году. Первые системы на этом процессоре ожидаются в 2021 году, и они будут до эксафлопсного уровня. Европейские системы с производительностью свыше одного эксафлопса ожидаются в 2022 или в 2023 году.

Группа EPI разрабатывает целый диапазон процессоров на RISC-V от малопотребляющих решений для автомобильной электроники до сверхпроизводительных процессоров для ИИ и суперкомпьютеров. Также создаётся программная и инфраструктурная экосистемы, включая PCIe-адаптеры, blade-серверы и HPC blade. В то же время в Европе не откажутся от заимствования HPC-технологий и платформ. К 2020 году на «импортных» суперплатформах планируется создать (купить) две системы с производительностью до эксафлопсного уровня и две или три системы производительностью несколько петафлопс. В 2022 или в 2023 годах планируется создать две системы эксафлопсного уровня, одна из которых будет на «европейской» платформе. К 2027 году, если квантовые вычислители смогут адаптироваться для работы в области HPC, в Европе может появиться система уровня «после эксафлопс».

Постоянный URL: http://servernews.ru/988683
05.12.2018 [18:18], Геннадий Детинич

Western Digital представила процессор SweRV Core для ускорителей по обработке данных

В какой-то мере компания Western Digital выполнила своё прошлогоднее обещание — выпустить процессор, ориентированный на обработку данных во всём диапазоне: от периферийных устройств до ЦОД. Компания представила процессор SweRV Core на открытой архитектуре (системе команд) RISC-V с поддержкой когерентности кеша, тестовый пакет SweRV Instruction Set Simulator (ISS) для моделирования поведения работы процессоров и протокол OmniXtend для инкапсулирования команд и данных SweRV для передачи фактически по любому физическому уровню с поддержкой Ethernet (так сказать, открытый интерфейс). Всё это, повторим, использует открытые стандарты и, за исключением аппаратной части, уже доступно для загрузки на сервисах GitHub.

Поставки процессоров SweRV Core начнутся в первом квартале 2019 года. Решение будет выпускаться с использованием 28-нм техпроцесса. Кто выпускает, пока неизвестно. Кстати, неизвестно также, кто разработал SweRV Core. Год назад была информация, что в разработке RISC-V-процессоров компании Western Digital помогает компания Esperanto Technologies Дэвида (Дейва) Дитцеля. Сегодня же, когда Western Digital сообщила о спецификациях SweRV Core, разработка стала напоминать модификацию платформы SiFive Freedom E300, которую та готова была подгонять под любые капризы клиента.

Итак, SweRV Core — это 32-разрядный двухконвейерный суперскалярный процессор с упорядоченным исполнением команд. Каждый конвейер имеет 9 уровней, что позволяет загружать и исполнять несколько команд одновременно. Частота решения — до 1,8 ГГц. В бенчмарке CoreMark условное сравнение процессора WD SweRV Core с актуальными архитектурами и решениями (не опирающееся на реальное тестирование) показало, что процессор может набирать значение 4,9 CoreMark/МГц — сравнимо с решениями на архитектурах MIPS и ARM или даже лучше них.

В своих продуктах Western Digital будет использовать SweRV Core для встраиваемых решений, включая контроллеры для флеш-памяти и SSD, а сообществу разработчиков предлагает задействовать SweRV Core для разного рода устройств с прицелом на обработку больших и быстрых данных, данных IoT, для платформ по защите данных, управления в промышленности и в других областях. По мнению Western Digital, процессоры SweRV Core с открытой системой команд и открытыми протоколами идеально подходят для создания специализированных ускорителей для обработки данных с поддержкой когерентности кеша.

Постоянный URL: http://servernews.ru/979190
Система Orphus