Материалы по тегу: risc-v

05.02.2021 [19:19], Сергей Карасёв

Чип Ingenic T40 на базе ядер MIPS и RISC-V нацелен на системы машинного зрения

Представлен процессор Ingenic T40 с гибридной архитектурой, предназначенный для использования в интеллектуальных системах с технологией машинного зрения. Это могут быть комплексы распознавания лиц, обнаружения объектов и пр.

Изделие содержит два ядра MIPS XBurst2 с тактовой частотой до 1,2 ГГц и 256 Кбайт кеша второго уровня. Кроме того, имеется сопроцессор RISC-V с частотой 600 МГц.

Ещё один компонент решения — движок AI Engine, предназначенный для ускорения выполнения операций, связанных с искусственным интеллектом. Он обеспечивает производительность до 8 TOPS (триллионов операций в секунду).

Чип позволяет задействовать до 2 Гбайт оперативной памяти DDR2/DDR3/DDR3L. Может использоваться флеш-память SPI NOR и SPI NAND, а также карта SD. Есть сетевой контроллер 10/100 Ethernet.

Процессор способен справляться с кодированием видео 4K H.265/H.264/JPEG с разрешением 3840 × 2160 пикселей и частотой 25 кадров в секунду. Среди прочего упомянуты интегрированный аудиокодек, интерфейсы I2C, UART, SDIO и USB 2.0.

Постоянный URL: http://servernews.ru/1031993
18.01.2021 [11:33], Сергей Карасёв

Одноплатный компьютер BeagleV с процессором RISC-V рассчитан на работу с Linux

Команда Seeed Studio и участники проекта BeagleBoard.org анонсировали одноплатный компьютер BeagleV: утверждается, что это первое доступное решение с архитектурой RISC-V, рассчитанное на работу с операционными системами на ядре Linux.

Изделие оснащено процессором SiFive U74 RISC-V с двумя вычислительными ядрами, функционирующими на тактовой частоте 1,5 ГГц. Предусмотрены блок Vision DSP Tensilica-VP6 для реализации функций машинного зрения, а также нейросетевой движок Neural Network Engine и движок NVDLA.

Одноплатный компьютер несёт на борту 8 Гбайт оперативной памяти LPDDR4. Имеются адаптеры беспроводной связи Wi-Fi 802.11b/g/n (диапазон 2,4 ГГц) и Bluetooth 4.2, а также контроллер Gigabit Ethernet для проводного подключения.

В число доступных интерфейсов входят четыре порта USB 3.0, разъём HDMI для вывода изображения, стандартное 3,5-мм аудиогнездо, разъём для сетевого кабеля и порт USB Type-C для подачи питания. Кроме того, предусмотрен слот для флеш-карты формата microSD.

Есть аппаратный ускоритель, который поддерживает кодирование и декодирование видео в формате H264/H265 с разрешением 4К (60 кадров в секунду). Упомянут 40-контактный разъём GPIO.

Приобрести решение BeagleV можно будет по цене 149 долларов США, заполнив форму предварительной заявки. Поставки начнутся в апреле этого года. Более подробная информация о новинке доступна на этой странице.

Постоянный URL: http://servernews.ru/1030311
10.12.2020 [13:04], Юрий Поздеев

Esperanto представила энергоэффективный ИИ-чип ET-SoC-1 с более чем 1000 ядрами RISC-V

На саммите RISC-V компания Esperanto представила новый чип, предназначенный для машинного обучения, который содержит 1089 ядер с низким энергопотреблением. Компания Esperanto была создана в 2014 году и за последние несколько лет смогла привлечь $77 млн венчурного капитала, что позволило ей разработать несколько новых чипов на базе архитектуры RISC-V.

Новый 64-бит чип Esperanto ET-SoC-1 будет иметь два комплекта ядер: ET-Maxion, представляющий собой высокопроизводительное решение, и ET-Minion — компактное энергоэффективное решение c векторным/тензорным ускорением операций для машинного обучения.

Модуль расширения OCP Glacier Point v2 с шестью чипами Esperanto ET-SoC-1

Модуль расширения OCP Glacier Point v2 с шестью чипами Esperanto ET-SoC-1

Чипы ET-SoC-1 будут выпускаться по 7-нм технологии TSMC, при этом количество транзисторов достигает внушительных 23,8 млрд. До сих пор для рабочих нагрузок ИИ и машинного обучения использовались GPU, которые обладают унифицированными ядрами, однако имеют большое энергопотребление. Решения от Esperanto, как утверждает компания, способны обеспечить больше производительности в пересчете на Вт потребляемой мощности.

ET-Maxion изначально основано на архитектуре процессора Berkeley Out-Of-Order (BOOM) RISC-V с открытым исходным кодом. Хотя Esperanto и планирует значительное расширение архитектуры, преемственность сохраняется, что особенно важно для разработанных решений под данную архитектуру. Esperanto продолжит поддержку репозитория BOOM, однако все расширения технологии будут иметь отдельную платную лицензию.

Ядра ET-Minion разработаны для вычислений с плавающей точкой, он использует 64-битный набор команд RISC-V (in-order), с расширением DSЕ и дополнительными инструкциями для ускорения тензорных и векторных операций, которые могут выполняться параллельно (до 4 потоков).

Готовое решение (SoC) будет включать в себя 16 ядер ET-Maxion RISC-V с кешем L1 и L2, 4096 ядер ET-Minion RISC-V, а также аппаратные ускорители. Решение будет иметь единое адресное пространство между ядрами, обеспечивая согласованную поддержку кеш-памяти. Esperanto уже разработала компилятор для своего решения, которое показало себя более энергоэффективным в сравнении с GPU. Обещана поддержка всех основных фреймворков для машинного обучения.

Не стоит думать, что подобные решения отберут значительную долю рынка у GPU: NVIDIA приобретает Arm и собирается выпускать решения на этой архитектуре, которая может составить достойную конкуренцию RISC-V. А сама ниша подобных специализированных решений уже достаточно насыщена: Xilinx, Mythic, Groc, Intel и многие другие компании выпускают энергоэффективные чипы для ускорения разного типа ИИ-нагрузок.

Постоянный URL: http://servernews.ru/1027480
09.12.2020 [12:05], Юрий Поздеев

Seagate анонсировала два процессора RISC-V для управления накопителями и не только

После нескольких лет разработок Seagate анонсировала два процессора на основе архитектуры RISC-V, которые она планирует использовать в контроллерах накопителей и ряда других сопутствующих функций. Один из процессоров ориентирован на высокую производительность, другой предназначен для широкого круга задач и имеет меньшую мощность и энергопотребление. Оба процессора поддерживают все функции безопасности RISC-V и могут использоваться как с твердотельными накопителями, так и с жесткими дисками.

Seagate является членом RISC-V International (руководящий орган в структуре RISC-V). Разработанный высокопроизводительный процессор на архитектуре RISC-V был протестирован в контроллере жесткого диска и показал хорошие результаты, которые значительно превосходили результаты аналогичных решений. Использование нового процессора позволяет управлять гибко управлять головками жесткого диска в реальном времени, что позволяет им более точно позиционироваться за счет прямого управления сервоприводами по специальным алгоритмам.

Раньше подобное «точное» управление головками жестких дисков требовало применения более дорогостоящих решений. Новое решение должно повысить скорость чтения/записи для жестких дисков за счет выполнения параллельных операций разными головками, кроме того, применение специализированных алгоритмов по выравниванию износа позволяет значительно продлить срок службы жесткого диска.

Второй разработанный Seagate процессор ориентирован на вспомогательные и фоновые задачи для накопителей и выполнения требовательных к безопасности данных периферийных вычислений, например, использование как вспомогательного процессора, который обслуживает корневой доверенный сертификат для системы. Проект OpenTitan от Google сотрудничает с Seagate для создания чипа RISC-V с открытым исходным кодом и корневым сертификатом доверия (Silicon Root of Trust).

Дальнейшие разработки Seagate будут направлены на тесную интеграцию вычислений с хранилищем, что позволяет значительно ускорять анализ данных. Расширение портфеля решений Seagate за счет процессоров RISC-V позволит в будущем на равных конкурировать с Eidetiocom, NGD, Samsung и ScaleFlux. Все эти компании производят SSD с дополнительными процессорами на базе Arm для операций сжатия, дедупликации, шифрования и кодирования медиаданных. Основная выгода от подобных специализированных решений заключается в разгрузке процессора основного сервера или СХД, что позволяет повысить общую производительность решения.

Отметим, что это не первая инициатива по использованию RISC-V для систем хранения данных среди производителей жёстких дисков. В частности, Western Digital уже не первый год занимается разработками ядер SweRW.

Постоянный URL: http://servernews.ru/1027364
30.10.2020 [16:26], Сергей Карасёв

SiFive HiFive Unmatched: ультимативная Mini-ITX плата для RISC-V разработчиков

Компания SiFive анонсировала любопытную новинку: плату для разработчиков HiFive Unmatched, в основу которой положен чип с открытой микропроцессорной архитектурой RISC-V. Изделие выполнено в стандартном формате Mini-ITX: габариты составляют 170 × 170 мм.

Задействована фирменная «система на чипе» SiFive Freedom U740. Она объединяет четыре ядра U74 и одно ядро S7. Тактовая частота составляет 1,4 ГГц, но энтузиасты смогут увеличить данное значение до 1,5 ГГц.

Плата укомплектована 8 Гбайт оперативной памяти DDR4, модулем Quad SPI Flash на 32 Мбайт и слотом microSD, в который может быть установлена карта памяти с операционной системой Linux.

Оснащение включает слот расширения PCIe 3.0 x16, разъём M.2 для твердотельного накопителя NVMe SSD, а также ещё один коннектор М.2 для комбинированного адаптера беспроводной связи Wi-Fi/Bluetooth. За проводное подключение к сети отвечает контроллер Gigabit Ethernet.

В число доступных разъёмов входят четыре порта USB 3.2 Gen1 Type-A и гнездо для сетевого кабеля. Также на плате есть JTAG, 4 × GPIO, 2 × I2C, 2 × QSPI, 2 × UART и PWM.

Более подробная информация об изделии доступна на этой странице. В продажу плата SiFive HiFive Unmatched поступит в ближайшее время: цена — 665 долларов США. 

Постоянный URL: http://servernews.ru/1024226
29.09.2020 [19:06], Артур Хамзин

«Микрон» выпустит первый российский 32-бит микроконтроллер RISC-V для умных устройств

Завод полупровониковых изделий «Микрон» и НИИМА «Прогресс» планируют разработать и выпустить первый российский 32-битный микроконтроллер с ядром RISC-V. Об этом сообщается на сайте завода. Сроки выпуска пока не называются.

Как уточняют разработчики, микроконтроллер планируется использовать в устройствах интернета вещей. Его можно будет применять в сигнализациях, умных домах, системах управления климатом, для управления уличным освещением и других товарах.

«Это первый микроконтроллер, разрабатывающийся и производящийся в России и не использующий закрытых зарубежных компонентов. Его пользователи могут быть уверены в стабильности поставок вне зависимости от внешних факторов», — заявила генеральный директор завода «Микрон» Гульнара Хасьянова.

Предполагаемый ежегодный объём поставок составит более 900 тысяч микросхем. По словам гендиректора НИИМА «Прогресс» Захара Кондрашова, разработку планируют использовать на объектах критической инфраструктуры. Каких именно объектов это коснётся, не уточняется.

У научно-исследовательского института «Прогресс» уже есть опыт создания подобных чипов. В 2018 год организация разработала аналогичный микрочип для «Росэлектроники».

Постоянный URL: http://servernews.ru/1021810
17.09.2020 [15:23], Алексей Степин

Microchip представила первый комплект разработчика на базе RISC-V стоимостью менее $500

Помимо вездесущей x86 и популярной ARM понемногу набирает обороты архитектура RISC-V; как считают разработчики Linux, к 2030 году только эта троица будет доминировать на рынке массовых процессоров общего назначения. Но если x86 и ARM имеют за собой огромную поддержку в виде средств разработки, то для RISC-V подобные средства только создаются. Вчера Microchip, крупный производитель микроэлектроники, анонсировал первый в индустрии комплект разработки на базе ПЛИС, использующий набор инструкций RISC-V.

В свете недавних новостей, касающихся NVIDIA и ARM, будущее RISC-V может выглядеть достаточно перспективно: этот набор инструкций является открытым и бесплатным. Кроме того, на него делают ставки такие группы, как Европейский консорциум EPI. Но платформа RISC-V очень нуждается в доступных, стандартизированных средствах разработки, которые позволят отработать все нюансы архитектуры и избежать таких ошибок, которые в дальнейшем могут нанести этим процессорам серьёзный ущерб, как это случилось с уязвимостями Spectre и Meltdown.

Прекрасным средством отработки процессорных архитектур являются ПЛИС, и представив новый комплект, Microchip сделала ставку на ПЛИС PolarFire. Эта SoC характеризуется низким потреблением и доступностью, но при этом в серии имеются устройства с количеством логических элементов от 100 до 500 тысяч. Экономичность микросхем данной серии может на 50% превосходить показатели аналогичных по классу устройств других производителей. Новинка получила название Icicle Development Kit, она выпущена в рамках инициативы Mi-V RISC-V Partner Ecosystem.

Применение Icicle позволит разработчикам создавать и отлаживать практически любые, в том числе и программные, решения на базе RISC-V. Это могут быть ОС реального времени, дебаггеры, компиляторы, аппаратные и программные системы безопасности, наконец, просто «системы-на-модуле» (SoM). Как заявил вице-президент FPGA-отдела Microchip, Брюс Вейер (Bruce Weyer), новая платформа разработчика существенно снизит барьер входа в мир RISC-V. Как отмечают представители самой инициативы RISC-V, новинка со стоимостью менее $500 очень впечатляет. С учётом того, сколько обычно стоят комплекты разработки, эта цена весьма невысока.

При этом набор Icicle имеет 250 тысяч логических элементов, поддержку PCIe, разъём mikroBUS, пару портов RJ45 (Ethernet), разъемы micro-USB, CAN, JTAG, а также интерфейсы SD и стандартную «гребёнку» GPIO (совместима с Raspberry Pi). В конструкции используются проверенные и сертифицированные компоненты, такие как контроллеры PHY (VSC8662XIC) и USB (USB3340-EZK-TR), а также токовые датчики PAC1934T-I/JQ. Приобрести комплект Icicle Kit (MPFS-ICICLE-KIT-ES) можно уже сейчас, стоимость стартует с отметки $489.

Постоянный URL: http://servernews.ru/1020885
27.01.2020 [23:05], Алексей Степин

Открытая платформа ESP обеспечит разработку SoC с ядрами RISC-V и SPARC и ускорителями

На семинаре FOSDEM 2020, который пройдет 1–2 февраля в Брюсселе будет подробно рассмотрена аппаратная платформа Open ESP.

Это гетерогенная открытая платформа, служащая для разработки новых систем-на-чипе (SoC) с процессорными ядрами RISC-V или SPARC, включающих в себя также блоки специализированных ускорителей.

Open ESP не следует путать с микроконтроллерами Espressif Systems, её имя расшифровывается как Embedded Scalable Platform (Встраиваемая Масштабируемая Платформа). Она поддерживает реализацию процессорных ядер как с 32-битной архитектурой Leon3 (разновидность SPARC), так и набирающую популярность 64-битную RISC-V в лице Ariane, одного из первых ядер этой архитектуры, способного запускать Linux. 

Основой ESP являются тайлы — вычислительные, ускорительные и тайлы памяти. Поддерживаются высокоуровневые протоколы создания ускорителей: Cadence Stratus и Xilinx Vivado. Имеется также поддержка NVIDIA Deep Learning Accelerator (NVDLA). Быстрое прототипирование ESP возможно на ряде комплектов разработчика на базе ПЛИС: Xilinx Virtex UltraScale+ FPGA VCU118, Xilinx Virtex-7 FPGA VC707 или proFPGA quad Virtex7.

Изначально основной ОС для ESP была выбрана Linux CentOS 7, но недавно была добавлена поддержка Ubuntu 18.04. Для ускорения прототипирования существует даже генератор ESP SoC, сопровождаемый подробной документацией.

Постоянный URL: http://servernews.ru/1002370
22.01.2020 [21:14], Алексей Степин

SiPearl разработает RISC-V процессор для европейских суперкомпьютеров

Наличие собственных высокопроизводительных процессоров очень важно для любой страны, претендующей на серьёзные позиции в мире. Консорциум European Processor Initiative, созданный именно с целью разработки таких процессоров, продолжает расти.

На днях к EPI присоединилась компания SiPearl (Silicon Pearl), ставшая 27-ым членом проекта. Целью SiPearl, созданной в 2019 году, является разработка CPU для будущих европейских суперкомпьютеров экза-класса. Кроме того, на SiPearl будут возложены функции по продвижению, маркетингу и коммерциализации будущих процессоров. Официально свою операционную деятельность компания начала вчера. 

Совладельцами и будущими заказчиками SiPearl являются остальные 26 членов EPI. Компанию основал и возглавил Филипп Ноттон (Philippe Notton), на чьём счету имеются весьма серьёзные достижения в области полупроводниковой индустрии. В частности, под его руководством тайваньская компания MStar Semiconductor стала третьим в мире и первым в Азии поставщиком решений для платного телевидения. В 2017 Филипп Ноттон покинул потребительский отдел STMicroelectronics и присоединился к Atos Group. 

Разрабатываемый EPI процессор общего назначения получит встроенную ПЛИС

Разрабатываемый EPI процессор общего назначения получит встроенную ПЛИС

Свою миссию SiPearl видит в достижении независимости Европейским Союзом в области высокопроизводительных вычислительных устройств. Если всё пойдёт по плану, первая европейская машина экза-класса должна вступить строй уже в 2023 году. Компания также планирует выйти за рамки рынка супервычислений. Это будет достаточно непросто с учётом доминирования архитектуры x86, но растущий рынок смарт-устройств и автономных транспортных средств даёт SiPearl шанс на достижение поставленной цели. 

EPI также разрабатывает ускоритель с изменяемой от 32 до 256 бит точностью вычислений

EPI также разрабатывает ускоритель с изменяемой от 32 до 256 бит точностью вычислений

В настоящее время положение Евросоюза в ИТ-сфере достаточно шаткое: ЕС использует более трети всех HPC-ресурсов на планете, но собственный вклад при этом не превышает 5%. Более того, в ЕС нет ни одного суперкомпьютера, укомплектованного процессорами, разработанными и произведёнными в Европе. В мировом рейтинге Евросоюзу принадлежит лишь шестое место и самый мощный европейский суперкомпьютер в семь раз медленнее мирового лидера, машины Summit, установленной в национальной лаборатории Ок-Риджа (ORNL).

Постоянный URL: http://servernews.ru/1002021
06.01.2020 [21:25], Алексей Степин

Lagarto: первый испанский процессор с архитектурой RISC-V

Ранее мы уже сообщали, что Барселонский суперкомпьютерный центр (BSC) открыл лабораторию LOCA, занимающуюся проектированием европейских процессоров с открытыми архитектурами.

Совсем недавно на просторах сети появилась новость о начале производства первого испанского процессора с архитектурой RISC-V под названием Lagarto. Lagarto переводится с испанского как «ящерица» и основания для такого названия есть: разработка его была небыстрой.

Ещё в начала 2018 года Барселонский центр в сотрудничестве с Мексиканским исследовательским центром (CIC) занялся переработкой изначального проекта Lagarto, который в то время представлял собой сегментный процессор на базе архитектуры MIPS. Проект сменил архитектуру на RISC-V и получил ряд блоков, делавших его работоспособным. В сентябре того же года симуляционные тесты были завершены и при участии Политехнического университета Каталонии начались работы по воплощению проекта в кремнии.

Первый европейский RISC-V (слева) проходит тестирование и отладку

Первый европейский RISC-V (слева) проходит тестирование и отладку

За миражами разработчики гнаться не стали и избрали довольно скромный 65-нм техпроцесс TSMC. В мае 2019 года окончательный дизайн был отослан организации EUROPRACTICE, ответственной за развитие европейских вычислительных технологий, а осенью того же года первые 100 экземпляров Lagarto прибыли в Барселону для тестирования. В настоящее время чип прошёл базовое тестирование. Дальнейшей целью исследователей является успешный запуск на платформе Lagarto операционной системы Linux.

Инициатива RISC-V насчитывает уже более 100 участников

Инициатива RISC-V насчитывает уже более 100 участников

Глава Барселонского центра, профессор Матео Валеро (Mateo Valero), не переоценивает данную разработку и называет ее «зародышем того, чем должен стать европейский процессор». Напоминаем, в планах BSC и LOCA значится развитие европейской вычислительной инфраструктуры в самых различных её проявлениях — от IoT-процессоров до чипов, способных стать основой суперкомпьютеров экзафлопсного класса.

Постоянный URL: http://servernews.ru/1000937
Система Orphus