Meta✴ сообщила новые подробности о 667-Вт ИИ-ускорителе MTIA 300 — своём первом чипе, оптимизированном для обучения DLRM-моделей. В отличие от LLM, требующих огромной пропускной способности вычислений с плавающей запятой, рекомендательные модели сталкиваются с проблемой необходимости быстрого и эффективного взаимодействия ускорителей в сочетании с большой ёмкостью памяти и высокой пропускной способностью интерконнекта.

Их таблицы эмбеддингов могут содержать более 99 % параметров модели, что требует гибридного параллелизма, генерирующего частые коллективные операции AllReduce, AllToAll и AllGather на сотнях ускорителей. На таких чипах, как GPU, эти коммуникационные операции конкурируют с вычислениями за одни и те же ресурсы, часто приводя к неэффективному использованию дорогостоящего оборудования.

Для решения этой проблемы разработчики, используя совместную разработку MTIA 300 с HCCL, библиотекой коммуникационных интерфейсов, созданной на основе разработанного с нуля оборудования, сделали коммуникацию первостепенной задачей в проектировании микросхем. На практике HCCL обеспечивает пропускную способность передачи данных до 940 Гбайт/с в пределах одной стойки. На модели со 150 млрд параметров, работающей на 40 ускорителях, общее время обмена данными при использовании MTIA 300 в 3,9 раза меньше, чем у эквивалентного кластера на базе GPU.

Источник изображения: Meta✴

В MTIA 300 сетевой интерфейс находится внутри самой упаковки микросхемы. Два 5-нм сетевых чиплета, каждый из которых содержит по шесть специализированных 800GbE RoCE-адаптеров, обеспечивают общую пропускную способность I/O 1,2 Тбайт/с без пересечения c шиной PCIe. Это устраняет узкое место в цепочке «хост-устройство-NIC», присутствующей в традиционных архитектурах GPU, где CPU должен выступать посредником между ускорителем и сетью, и позволяет избежать перегрузки PCIe между ускорителем и NIC. При этом NIC можно гибко использовать для масштабирования.

Поскольку используются одни и те же 12 NIC на базе Ethernet для вертикального масштабирования (внутри стойки из 16 узлов, до 1 Тбайт/с) и горизонтального масштабирования (между стойками, до 200 Гбайт/с), можно гибко распределять NIC в соответствии с меняющимися потребностями. По мере изменения требований модели можно переконфигурировать сеть, а не само оборудование. Для минимизации задержки транзакций разработчики внедрили экспресс-оповещения (doorbell). Сама запись запроса на выполнение служит оповещением, исключая дополнительное чтение из памяти и экономя около 800 нс на операцию.

Источник изображения: Meta✴

В случае GPU библиотеки вроде NCCL реализуют операции коллективных коммуникаций в виде вычислительных ядер (kernel), которые используют те же ресурсы, что нужны для вычислений при обучении. Пересечение коллективных операций и операций обучения приводит к замедлению обоих и того, и другого. В MTIA 300 использовали другой подход. Наряду с матрицей из 72 3-нм вычислительных элементов (PE), чип включает 16 выделенных механизмов обработки сообщений (ME), которые обрабатывают всю коммуникацию независимо.

ME содержит ядро RISC-V для оркестрации; сетевой интерфейс, который направляет запросы к нужному NIC; вычислительный блок Near-Memory Computing (NMC), который выполняет операции редукции со скоростью 128 байт/цикл. Расположенные по краям чипа, рядом с HBM и кешем, NMC в совокупности обеспечивают пропускную способность редукции более 2,8 Тбайт/с — более чем вдвое превышающую пропускную способность I/O. Это позволяет выполнять коллективные операции AllReduce и ReduceScatter на линейной скорости NIC без использования ресурсов PE.

Источник изображения: Meta✴

В результате обеспечивается практически идеальная изоляция операций. Одновременное выполнение больших GEMM-операций с коллективными операциями приводит к снижению вычислительной пропускной способности менее чем на 0,5 %, в отличие от традиционных GPU, где снижение может превышать 20 % из-за использования одних и тех же ресурсов на обмен данными и вычисления.

Разработанная совместно с MTIA 300 библиотека HCCL вместо управления обменом данными с хостом во время выполнения компилирует каждую коллективную операцию в полный набор подграфов (массивы очередей задач с явным указанием зависимостей), которые отправляются на ME для полностью автономного выполнения. Таким образом, хост лишь единожды отправляет ускорителю набор сетевых инструкций и более не вмешивается в работу сети.

Источник изображения: Meta✴

По словам Meta✴, такая архитектура естественным образом интегрируется с PyTorch. Коллективные операции компилируются в единый граф вместе с вычислительными задачами. HCCL сама выбирает алгоритмы, учитывающие топологию сети и асимметричность полос пропускания, по возможности минимизируя межстоечный трафик. Для инференса были разработаны дополнительные пути: односторонняя коммуникация, когда PE используют экспресс-оповещения, и параллельный запуск коллективных операций по сигналу от kernel'а без прерывания работы последнего.

Компания отметила, что MTIA 300 имеет и другие плюсы 216 Гбайт HBM3E (6,1 Тбайт/с) позволяют разместить больше данных на одном чипе, а не загружать их лишний раз извне; на каждый ускоритель приходится всего один CPU, что позволяет нагружать его интенсивными вычислениями на некоторых этапах; высокая пропускная способность сети позволяет при необходимости использовать форматы данных с более высокой точностью.

Хотя сочетание умеренной FP-производительности с ёмкой и быстрой HBM в MTIA 300 изначально было оптимизировано для обучения DLRM, эти качества позволяет эффективно использовать чипа для более широкого спектра нагрузок, включая инференс моделей генеративного ИИ. Стоит отметить, что подход Meta✴ с внедрением NIC непосредственно в чип не нов сам по себе. Например, чипы Intel/Habana Gaudi2, представленные в 2022 году, использовали 24 100GbE-интерфейса RoCE для вертикального и горизонтального масштабирования.

SiFive анонсировала платформу для разработки ЦОД-систем BigSky SF-2U870. На её основе в сотрудничестве с гиперскейлерами и отраслевыми партнёрами SiFive создала, по её словам, первый в мире 2U-сервер на базе RISC-V.

В основу BigSky SF-2U870 положены 32 ядра SiFive P870-D (64 бит) с поддержкой набора инструкций RVA23, Vector 1.0 и Vector Crypto. Чип функционирует на тактовой частоте 2 ГГц. Реализована поддержка функций обеспечения повышенной надёжности RAS (Reliability, Availability and Serviceability). В состав P870-D входят распределённый масштабируемый блок IOMMU, система безопасности WorldGuard и Uncore-агент, отвечающий за питание, отладку, трассировку и пр.

Источник изображения: SiFive

Сервер располагает 256 Гбайт DDR5-5600 и двумя накопителями U.2 NVMe SSD вместимостью 7,68 Тбайт. Имеется адаптер OCP 3.0 NIC с поддержкой 10/25GbE-портов. Упомянуты четыре слота PCIe 5.0 x16 и слот PCIe 3.0 x4. Допускается установка GPU-ускорителя двойной ширины. Заявлена поддержка стандартных корпоративных версий Linux, таких как Canonical Ubuntu 26.04 LTS и Red Hat RHEL10.

Платформа BigSky SF-2U870, как ожидается, ускорит портирование ПО для дата-центров, оптимизацию рабочих нагрузок и проверку систем. В конечном итоге, это поможет облегчить развёртывание решений корпоративного класса на базе RISC-V. В частности, SiFive сотрудничает с NVIDIA для портирования CUDA и интеграции NVLink Fusion в будущие платформы. Пробные поставки новинки уже начались.

Французские компании Bull и Kalray объявили о стратегическом партнёрстве, направленном на развитие передовых сетевых технологий для инфраструктур ИИ и НРС. Стороны, в частности, намерены сотрудничать в сфере Ultra Ethernet — нового стандарта на базе Ethernet, ориентированного на современные ресурсоёмкие нагрузки.

Bull и Kalray сосредоточат усилия на разработке решений следующего поколения, отвечающих высоким требованиям производительности, масштабируемости и эффективности. Речь идёт, в частности, об интерконнекте с большой пропускной способностью и малыми задержками.

В рамках партнёрства Kalray предоставит свою сетевую платформу Kalray Networking Engine, предназначенную для работы с огромными массивами данных в составе ЦОД, инфраструктур ИИ и НРС. Эта платформа предусматривает использование 64 ядер KV5 с открытой архитектурой RISC-V. Заявленная пропускная способность достигает 1,6 Тбит/с.

В свою очередь, Bull ускорит развитие собственного интерконнекта BXI (Bull eXascale Interconnect) — это специализированная высокоскоростная сетевая архитектура для суперкомпьютеров и систем высокопроизводительных вычислений. В частности, планируется добавление в состав BXI новых функций безопасности и виртуализации, необходимых для облачных и ИИ-нагрузок. В целом, развитие BXI будет смещено в сторону стандарта Ethernet.

Источник изображения: Bull

Соглашение между Bull и Kalray предусматривает совместную разработку технологических блоков, совместимых с Ultra Ethernet, и их интеграцию в будущие поколения сетевых решений Bull. Сотрудничество, как ожидается, откроет новые возможности для OEM-производителей и поставщиков инфраструктурных решений. Помимо этого, партнёрство будет способствовать развитию отраслевых стандартов, обеспечивающих масштабируемость, совместимость и долгосрочный потенциал платформ для ИИ и НРС. Планируется, что первые решения, разработанные совместными усилиями Bull и Kalray, станут доступны для коммерческого использования в 2028 году.

Южнокорейский стартап Xcena анонсировал продукты семейства MX1, призванные решить проблему дефицита памяти в масштабных платформах, ориентированных на задачи генеративного ИИ.

По мере того как генеративный ИИ требует всё более крупных моделей, более длинных контекстных окон и стремительно растущих объёмов KV-кеша, память становится главным ограничивающим фактором для инфраструктуры ИИ. Изделия HBM остаются крайне дорогими при ограниченной ёмкости, тогда как расширение путём добавления серверов приводит к формированию избытка вычислительных ресурсов и росту совокупной стоимости владения, говорит Xcena.

Устройства MX1 призваны переломить ситуацию. Речь идёт об использовании вычислительной памяти. Идея заключается в том, чтобы увеличить основную память системы, добавив модули DDR5 DIMM вкупе с ядрами RISC-V. Реализована поддержка PCIe 6.0 и CXL 3.2, а технология NDP (Near Data Processing) сводит к минимуму задержку при перемещении данных между интерфейсами. В результате, значительно ускоряется выполнение ресурсоёмких задач при одновременном снижении нагрузки на CPU.

Источник изображения: Xcena

В семейство входят изделия MX1 Compute и MX1 Expand. Первое представляет собой CXL-решение с 2048 ядрами RISC-V и четырьмя слотами DRAM, что позволяет выполнять вычисления рядом с памятью. Благодаря этому устраняется перемещения данных между CPU и памятью, что повышает производительность инференса и сокращает энергопотребление. В свою очередь, MX1 Expand предоставляет восемь слотов DRAM для эффективного масштабирования пула памяти.

Компания Openchip анонсировала суверенный европейский процессор BER10, построенный на открытой архитектуре RISC-V. Изделие ориентировано на различные устройства, функционирующие под управлением Linux. Это могут быть серверы, периферийные платформы и пр.

Чип BER10 получил четыре 64-бит вычислительных ядра с внеочередным исполнением инструкций. Тактовая частота и размер кеш-памяти пока не раскрываются. Но отмечается, что при производстве применяется передовая технология Gate-All-Around (GAA) с нормами «менее 2 нм». Таким образом, можно предположить, что решение обладает высокой энергетической эффективностью.

Источник изображения: Openchip

В процессоре реализована поддержка многоканальной оперативной памяти и высокоскоростных интерфейсов, таких как PCIe и AXI (Advanced eXtensible Interface). Кроме того, имеется аппаратный векторный блок, предназначенный для ускорения операций, связанных с ИИ, научными расчётами, обработкой изображений и другими ресурсоёмкими задачами.

Openchip подчёркивает, что BER10 — это не исследовательский прототип, а чип, рассчитанный на серийное производство. Иными словами, изделие готово для работы с реальными операционными системами и прикладным софтом. Впрочем, о начале массовых поставок процессоров разработчик умалчивает.

Европейская безфабричная компания Openchip была основана в Барселоне в 2021 году. В настоящее время она ведёт деятельность в Испании, Италии, Франции, Польше, Германии и Ирландии. В штат входят более 200 специалистов — в основном в области исследований и разработок. Ключевым направлением деятельности является проектирование энергоэффективных «систем на кристалле» (SoC) на основе архитектуры RISC-V.

В Люксембурге состоялся заключительный обзор Европейской инициативы по процессорам (EPI), финансируемой EuroHPC. По итогам было объявлено об успешном завершении второго этапа проекта — EPI SGA2, целью которого было содействие укреплению технологического суверенитета Европы. В рамках обзора была проведена демонстрация уникальных технологий и микросхем, разработанных на обоих этапах проекта EPI.

В частности, был продемонстрирован первый Arm-процессор SiPearl Rhea1, работающий с полным ПО для HPC. Чип запустили на тестовой плате со стандартным дистрибутивом Linux, работающим с высокоскоростной памятью HBM и соответствующими аппаратными счетчиками мониторинга производительности. Он успешно прошёл тесты HPL и STREAM, демонстрируя готовность всей аппаратной и программной экосистемы Rhea1 к высокопроизводительным вычислениям для систем экзафлопсного уровня.

Также было проведено пять демонстраций, наглядно подтверждающих, что технология RISC-V, используемая EPI, перешла от отдельных блоков к полному программному стеку, реальному оборудованию и реальным приложениям и инструментам, которыми может воспользоваться обычный пользователь.

Так, был развёрнут полный кластер на ускорителе VEC. Был показан новейший RTL-код (ядро RISC-V с внеочередным выполнением инструкций от Semidynamics, улучшенный векторный блок от Барселонского суперкомпьютерного центра) для запуска на FPGA в инфраструктуре MEEP. Было запущено реальное научное приложение Mini-Fall3D для оценки диффузии пыли в атмосфере, распараллеленное с помощью OpenMP и MPI, скомпилированное с использованием инструментария EPI LLVM и профилированное с помощью стандартных инструментов (PAPI, Extrae/Paraver). Запуски показали масштабируемость, продемонстрировав выполнения скалярных и векторных задач на разных узлах.

Источник изображения: european-processor-initiative.eu

Также был продемонстрирован готовый ИИ-чип EPAC 1.5 на базе RISC-V, подключённый к Arm-хосту через PCIe. Компилятор проекта генерирует один двоичный файл, содержащий код как Arm, так и RISC-V. Код RISC-V передаётся по PCIe через DMA, динамически загружается, выполняется, а результаты копируются обратно. Это демонстрирует оригинальную идею EPI по созданию гетерогенных систем с разными ISA и операционными средами, эффективно работающих вместе на реальном оборудовании.

Kalray показала успешную доработку и оптимизацию ПО для своих KVX-процессоров на базе VLIW, которые также могут работать в режиме RISC-V. Menta продемонстрировала результаты оптимизации своей EDA Origami для больших eFPGA, которые позволили кратно ускорить разработку чипов и схем. Наконц, было продемонстрировано успешное использование технологии сжатия памяти в реальном времени ZeroPoint (DenseMem) на EPAC 1.5.

Подводя итоги длившегося три года этапа SGA1 и четырёхлетнего SGA2, руководители проекта отметили, что путь к европейскому суверенитету в цифровых технологиях лежит в дальнейшем развитии этих результатов. Для этого научные партнёры проекта опубликуют результаты обширных исследований проекта, а промышленные партнёры продолжат дальнейшее развитие IP-блоков, полученных в его рамках.

XIII международная конференция OS DAY 2026, прошедшая в июне в РЭУ им. Плеханова, обозначила новый рубеж в битве за технологическую независимость. Если раньше дискуссии вращались вокруг импортозамещения операционных систем общего назначения, то теперь фокус сместился на «каменный фундамент» цифровой экономики — встраиваемые устройства и микроконтроллеры. От банкоматов в ритейле до датчиков на нефтяных платформах — исправное функционирование этих «невидимых» систем сегодня признано вопросом национальной безопасности.

Умные пылесосы и критическая инфраструктура

Индустрия 4.0 проникла в каждый уголок нашей жизни — от промышленных роботов до счётчиков электроэнергии. Однако взрывной рост количества устройств создал колоссальную поверхность для атак.

«Комфортная и безопасная жизнь общества сегодня во многом зависит от корректного и безопасного функционирования огромного числа встраиваемых устройств, которые нас окружают, — отметил на открытии конференции Андрей Духвалов, вице-президент "Лаборатории Касперского". — Вся наша промышленность основана на автоматизированных системах управления, в состав которых входят контроллеры и умные датчики».

Источник изображений: OS DAY / Вадим Мелешко

Спектр применения встраиваемых систем расширяется с каждым годом. Сергей Пашала, директор департамента сопровождения продаж и консалтинга РЕД СОФТ, конкретизировал, что речь идёт о широчайшем их спектре, от промышленных контроллеров и АСУ ТП до системы мониторинга, безопасности, видеонаблюдения. «В финансовом секторе и ритейле большая доля их приходится на оборудование для самообслуживания — банкоматы, платёжные терминалы, постаматы», — добавил он.

При этом сегодняшний мир настолько хаотичен, что вчерашние надёжные международные партнёры могут в одночасье отказаться от сотрудничества, а то и начать отключения от технической поддержки своей продукции или от разного рода связанных с этой продукцией услуг и сервисов. Поэтому нашей стране крайне необходим технологический суверенитет в области производства встраиваемых устройств, особенно в критических отраслях.

«Вопрос заключается уже не в том, нужен ли технологический суверенитет, а в том, как именно его обеспечить, — подчеркнул, отвечая на вопросы журналистов, Арутюн Аветисян, директор Института системного программирования им. В.П. Иванникова РАН. — В системах управления критически важными объектами должны использоваться исключительно отечественные аппаратные и программные решения».

Суверенитет как цель

Разумеется, не стоит на пути к технологическому суверенитету ломать все производственные цепочки с международными партнёрами, нужен взвешенный подход. Но совершенно очевидно, что необходимо иметь сильных отечественных игроков в области производства всех основных типов микроэлектронных компонентов, свои дизайн-центры, мощное контрактное производство, а также отраслевые предприятия, занимающиеся производством специализированных устройств, причём должны быть налаженные кооперационные цепочки между этими контрагентами.

Ещё более важна разработка собственного ПО для встраиваемых устройств, так как, не имея доступа к «начинке» программного обеспечения, невозможно точно сказать, что на самом деле оно делает, насколько оно надёжно, как поведёт себя в том или ином случае и наконец — нет ли в нём программных закладок и скрытых функций. Собственная разработка позволяет накапливать отраслевую экспертизу и развивать функциональность встраиваемых устройств в нужном российским потребителям направлении. Также не стоит забывать об экономическом эффекте от собственной разработки, который намного больше по сравнению с приобретением подобного устройства, ввезённого из-за рубежа.

Как следствие, 1 января 2025 года вступил в силу Указ Президента №166, запрещающий использование иностранного ПО на значимых объектах критической информационной инфраструктуры. Этот нормативный акт стал мощным драйвером для замены импортных решений на всех уровнях — от «железа» до операционных систем.

Ажиотаж и реальность

Главная интрига сегодняшнего дня: сможет ли российский рынок оперативно насытить спрос? Цифры внушают оптимизм. В 2026 году российская микроэлектроника делает гигантский шаг вперед. НИИЭТ (входит в ГК «Элемент») сообщил о выпуске миллионного микроконтроллера К1921ВГ015 за год работы новой линии корпусирования, мощности которой позволяют производить до 10 млн изделий ежегодно. Параллельно «Байкал Электроникс» заключил крупнейший контракт на поставку 1,5 млн микроконтроллеров Baikal-U (BE-U1000) в течение пяти лет, планируя поставить 1 млн чипов уже в 2026 году. Эти устройства на открытой архитектуре RISC-V позиционируются как прямой аналог популярной линейки STM32 от ушедшей из РФ STMicroelectronics.

Эксперты рынка подтверждают ажиотаж. По данным J’son & Partners Consulting, объём рынка лицензий российских ОС в 2024 году достиг 12,5 млрд рублей, показав рост на 37 %, а доля отечественных ОС в общем объёме выросла до 21 %. Однако достичь полного суверенитета мешают старые проблемы.

«Когда ставится задача добиться технологической независимости, следует понимать, что придётся работать с каждым слоем системы: с аппаратурой и процессором, с системным и прикладным ПО, и даже со средствами разработки. Разом все поменять просто невозможно», — констатировал в ходе панельной дискуссии «Технологический суверенитет промышленного производства: встраиваемые устройства», состоявшейся в рамках OS DAY 2026, Вартан Падарян, заведующий лабораторией обратной инженерии бинарного кода ИСП РАН.

Алексей Киселёв, руководитель направления НТЦ ИТ РОСА, рассказал о проблемах технического характера: «Существуют несколько не до конца проработанных вопросов, в частности, с сертификацией ФСТЭК встраиваемых устройств. Также есть проблема с большим количеством старого "железа", например, работающего на 32-бит процессорах. Создать для него специализированную ОС и поддерживать её — не самая тривиальная задача».

Рынок промышленной автоматизации также сталкивается с инерцией производителей. Как отмечают эксперты, в некоторых отраслях, таких, как нефтехимия, до сих пор доминирует зарубежное оборудование, а процесс перехода на отечественные ПЛК сдерживается отсутствием гарантированного спроса и сложной интеграцией.

Дешевизна, скорость, безопасность

Выход из сложившейся ситуации эксперты видят в смещении акцента на open source и отечественные RTOS, а также в кооперации различных предприятий отрасли.

«Только рыночными механизмами обеспечить долгосрочное развитие технологий на необходимом уровне качества крайне сложно, — пояснил Арутюн Аветисян. — Основная проблема здесь даже не столько в финансировании, сколько в дефиците высококвалифицированных кадров, способных годами развивать и поддерживать подобные системы. Именно поэтому необходима модель кооперации, при которой компании получают доступ к базовым технологиям, могут совместно их развивать и при этом сохраняют возможность создавать собственные конкурентоспособные продукты. Практика показывает, что десятки компаний, конкурирующих между собой на рынке, могут совместно разрабатывать единую технологическую основу, а затем создавать на её базе собственные решения для внедрения. Решить эту задачу усилиями одной компании невозможно: необходима системная совместная работа науки, индустрии и государства».

Использование свободного софта в данном случае неизбежно. Как минимум, на текущем витке технологического развития. В современных разработках доля открытого кода доходит до 90 %. Именно это позволило достичь современного уровня в ИТ.

Разумеется, open source в определённой мере представляет собой вызов для кибербезопасности. Хотя бы потому, что вследствие его объёмов требуемые проверки непосильны для отдельно взятой компании, даже для международной корпорации. Но, во-первых, в России сегодня развивается система национальных стандартов разработки безопасного ПО, в частности, — обновлённый ГОСТ Р 56939-2024, вступивший в силу 20 декабря 2024 года. Во-вторых, этот вызов преодолевается кооперацией, что успешно показала работа Центра исследований безопасности системного ПО. И участники конференции выразили надежду, что в составе Центра в ближайшее время оформятся и начнут развиваться технологические кластеры, посвящённые программному обеспечению с открытым исходным кодом, применяемому в АСУ ТП. Необходимость внутриотраслевой кооперации, создание мощной экосистемы так или иначе декларировали все участники OS DAY 2026. От российских производителей процессоров и аппаратных платформ ждут доступных референсных плат, от разработчиков операционных систем — развитых SDK.

Компания NextSilicon сообщила о том, что её вычислительные ядра Arbel с архитектурой RISC-V лягут в основу процессоров корпоративного класса, ориентированных на задачи ИИ и НРС. Организовать серийное производство таких изделий планируется в I квартале 2028 года.

NextSilicon проектировала Arbel с чистого листа, а первоначальной целью было создание хост-процессора для ИИ-ускорителей Maverick-3. Конструкция Arbel предусматривает наличие массивного конвейера инструкций шириной 10 команд и буфера переупорядочивания на 480 записей. Возможно выполнение 16 скалярных инструкций за цикл. Задействованы четыре интегрированных 128-бит векторных блока для обеспечения высокой производительности при параллельной обработке данных, включая нагрузки, связанные с ИИ-инференсом.

Источник изображения: NextSilicon

Сообщается, что создаваемые процессоры будут доступны в модификациях с 64 и 128 ядрами Arbel. Тактовая частота заявлена на отметке 3,4 ГГц. Тестовые изделия Arbel предполагали применение 5-нм технологии TSMC. Серийные решения будут изготавливаться по более совершенной методике для удовлетворения растущих требований к энергоэффективности и повышению плотности размещения компонентов в дата-центрах. Упомянут алгоритм прогнозирования ветвлений TAG.

Говорится о полноценной поддержке профиля RVA23, который стандартизирует ISA. В RVA23 предусмотрены такие функции, как векторные операции, инструкции с плавающей запятой и атомарные инструкции, а также поддержка гипервизоров. Заявлена совместимость со стандартными дистрибутивами Linux.

Ожидается, что рынок чипов с архитектурой RISC-V для дата-центров и НРС-платформ будет демонстрировать среднегодовой темп роста на уровне 33,1 % в период с 2025 по 2034 год. В результате его объём превысит $200 млрд.

Компания Firefly анонсировала многоузловой сервер CSC2-N48SPK3, предназначенный для решения ИИ-задач. Суммарная заявленная производительность этой системы, выполненной на архитектуре RISC-V, достигает 2880 TOPS на операциях INT4.

Устройство получило форм-фактор 2U с 48 вычислительными узлами. Каждый из них содержит процессор SpacemiT Key Stone K3 с восемью 64-бит ядрами RISC-V X100M с тактовой частотой до 2,4 ГГц, 8/16/32 Гбайт оперативной памяти LPDDR5 и флеш-накопитель UFS 2.2 вместимостью 128 Гбайт. Говорится о полной поддержке профиля RVA23.

Кроме того, в состав сервера входит один узел управления с процессором Rockchip RK3588: он содержит по четыре ядра Cortex-A76 (2,4 ГГц) и Cortex-A55 (1,8 ГГц), а также графический блок Arm Mali-G610 и нейропроцессорный узел (NPU) с производительностью до 6 TOPS. Объём ОЗУ этого узла равен 8 Гбайт. Реализован консольный порт RJ45.

Источник изображения: Firefly

Новинка располагает интерфейсом HDMI с поддержкой видео 1080p60, четырьмя сетевыми разъёмами 10GbE SFP+, двумя портами USB 3.0 и сенсорным дисплеем во фронтальной части, на котором отображаются различные параметры (температура, скорость вращения вентиляторов, сетевые данные и пр.). Опционально предлагается возможность установки до 48 накопителем формата M.2 2280 с интерфейсом PCIe (NVMe): при использовании SSD вместимостью 16 Тбайт суммарная ёмкость подсистемы хранения может достигать 768 Тбайт. Габариты составляют 724 × 430 × 88,8 мм, масса — 23,1 кг. Питание обеспечивают два блока с резервированием и возможностью горячей замены.

Сервер Firefly CSC2-N48SPK3 доступен для заказа по цене $38 829 в комплектации с 48 вычислительными узлами, оборудованными 16 Гбайт оперативной памяти каждый.

Компания SiFive анонсировала производительные процессорные ядра Performance P570 третьего поколения (Gen 3) с архитектурой RISC-V. Они ориентированы на требовательные периферийные ИИ-приложения, потребительские и коммерческие решения интернета вещей (IoT) и пр.

Новые ядра используют 64-бит архитектуру RISC-V с поддержкой внеочередного исполнения инструкций. Допускаются конфигурации, насчитывающие до четырёх ядер в кластере. При этом возможно использование до четырёх кластеров, что в сумме даёт до 16 вычислительных ядер. Используется общий кеш L3 на уровне кластера и опциональный общий кеш L2.

Для Performance P570 Gen 3 заявлена поддержка широкого спектра типов данных: INT8, INT16, INT32, INT64, FP16, FP32, FP64 и BFloat16. Заявлена полная совместимость с профилем RVA23, который стандартизирует набор инструкций ISA. Реализованы такие функции, как векторные операции, инструкции с плавающей запятой и атомарные инструкции, которые востребованы в сферах НРС и ИИ. Добавлены расширения для повышения производительности и улучшения безопасности, включая Smepmp, Zvkng, Zvksg, Zicfilp, Zicfiss, Zfbfmin, Zvfbfmin, Zvfbfwma и Zvdot4a8i. Упомянута возможность работы с современными ОС, включая Android, Ubuntu 26.04 LTS и платформы Red Hat.

Источник изображения: SiFive

В тесте Geekbench 6 ядра Performance P570 Gen 3 демонстрируют примерно вдвое более высокую производительность в расчёте на 1 ГГц по сравнению с изделиями P550. При выполнении определённых ИИ-задач, таких как распознавание объектов, достигается 21-кратный прирост быстродействия благодаря 128-битному векторному конвейеру VLEN. Если сравнивать с ядрами P470 Gen2, то у P570 выигрыш в производительности составляет 30 % и 350 %. В традиционных CPU-нагрузках, по данным SpecInt 2006/2017, ядра P570 показывают прирост быстродействия на 7–13 % по сравнению с P550 при сопоставимых значениях с P470.

Кроме того, обеспечивается повышение энергетической эффективности. У ядер Performance P570 Gen 3 динамическое энергопотребление (мВт/ГГц) снижено на 13 % и 5 % по сравнению с P550 и P470 соответственно, а потери мощности (мВт) уменьшены на 51 % и 5 %.