Материалы по тегу: risc-v

14.07.2021 [18:06], Владимир Агапов

Платы c Wi-Fi и Bluetooth на базе ESP32-C3 появились в розничной продаже  по цене $4

Компания Espressif, разрабатывающая чипы и модули беспроводной связи для встраиваемых систем и Интернета вещей (IoT) завоевала особую популярность в среде DIY-этузиастов благодаря своим решениям ESP8266 и ESP32 на основе процессорных ядер Tensilica Xtensa, сочетающих экономичность с хорошим набором функциональных возможностей.

Продолжая оттачивать баланс этих важнейших качеств, Espressif начала переход на открытую процессорную архитектуру, представив в декабре 2020 г. ESP32-C3. Это система на кристалле (SoC) с одноядерным микроконтроллером RISC-V и встроенными Wi-Fi (2,4 ГГц), Bluetooth LE 5.0, ADC, PWM, GPIO и другими востребованными в IoT-сфере функциями. Однако до недавнего времени собственные отладочные платы компании ESP32-C3-DevKitM-1 были доступны в ограниченном количестве в качестве «инженерных образцов».

Несколько месяцев назад компания AI Thinker анонсировала серийный выпуск собственных плат ESP32-C3S_Kit и ESP-C3-01M-Kit с возможностью заказа партиями от 100 шт. по цене $1,38 за единицу. Теперь они доступны и в онлайн-рознице всего по $4/шт. Кроме того, к выпуску подобных плат подключились и сторонние производители, предлагающие свои продукты на основе той же SoC ESP32-C3 и прошивки NodeMCU. Их цена находится в диапазоне от $2 до $5.

Основные характеристики обоих плат определяются возможностями микросхемы ESP32-C3. Она выполнена в 32-выводном корпусе, рассчитанном на индустриальный диапазон температур (от -40 до +85 °C). Тактовая частота равна 160 МГц, а объём SRAM составляет 400 Кбайт. Реализована поддержка 802.11 b/g/n/mc (до 150 Мбит/с), Bluetooth 5 (до 2 Мбайт/c), а также функций безопасной загрузки на основе RSA-3072 и флеш-шифрования с аппаратным ускорением AES-128-XTS.

Потребление в рабочем режиме достигает 325 мА, в режимах ожидания 15-20 мА, лёгкого сна 0,13мА, глубокого сна 0,005 мА. Доступны следующие интерфейсы: три SPI, по одному I2S и 1 I2C, два UART, шесть PWM, два ADC (по 6 каналов разрешением 12 бит), 22 GPIO. Впрочем, не все линии ESP32-C3 могут быть разведены на той или иной плате, на это следует обращать внимание в их спецификации.

Плата ESP32-C3S_Kit (25,5 × 18,0 мм) имеет встроенную PCB-антенну, радиоразъём IPEX (который может быть не распаян), порт Micro-USB на основе моста USB-TTL CH340C (для программирования и питания), 4 Мбайт Flash и 30 выводов, куда выведены линии GPIO, SPI, UART, ADC, I2S, 3.3V, GND. Также имеются RGB-светодиод, кнопки сброса и общего назначения. Обеспечена совместимость с одним из самых популярных на рынке модулем ESP32-WROOM-32D.

Плата ESP-C3-01M-Kit имеет почти тот же набор функций, но более компактное исполнение (18,0 × 18,0 мм), за счёт немного увеличенной высоты и использования меньшего числа линий ввода-вывода (20 выводов, недоступен один из интерфейсов SPI). Разъём для подключения внешней антенны не предусмотрен.

На сайте производителя доступен официальный фреймворк Espressif для разработки приложений ESP-IDF. Компания также предлагает платформу ESP RainMaker для быстрого прототипирования устройств IoT с возможностью управления через облачные инструменты в Amazon AWS.

Постоянный URL: http://servernews.ru/1044152
14.07.2021 [16:08], Сергей Карасёв

«Ростех» потратит 27,8 млрд руб. на создание российского процессора RISC-V для серверов и корпоративных систем

Государственная корпорация «Ростех» в течение ближайших лет намерена разработать процессор на архитектуре RISC-V. Предполагается, что он найдёт применение в серверах и другой компьютерной технике для различных корпоративных заказчиков и государственных учреждений. О проекте рассказала газета «Ведомости».

Сообщается, что создание нового чипа будет осуществляться совместно с разработчиком систем хранения данных и серверов Yadro, входящим в «ИКС холдинг» Алишера Усманова. Yadro, напомним, c 2019 года контролирует Syntacore, известного российского разработчика решений RISC-V. По данным CNews, новый процессор получит 8 ядер с частотой 2 ГГц и будет производиться по 12-нм техпроцессу.

Здесь и ниже изображения pixabay.com

Здесь и ниже изображения pixabay.com

Реализация инициативы обойдётся примерно в 27,8 млрд рублей. Из них 18 млрд рублей выделят «Ростех» и его дочернее предприятие «Национальные технологии», а ещё 9,8 млрд рублей планируется получить из федерального бюджета. Первые отечественные процессоры нового поколения на архитектуре RISC-V должны быть готовы к 2025 году. Применять чипы планируется не только в серверах и компьютерах, но и в другом оборудовании.

Заказчиками выступят структуры «Ростеха», а также подведомственные учреждения Минобрнауки, Минпросвещения и Минздрава. «В 2025 г. организаторы проекта планируют продать 60 000 комплексов на базе новых процессоров — в денежном выражении продажи должны составить 7 млрд руб., предусматривает его бизнес-план», — пишут «Ведомости».

Постоянный URL: http://servernews.ru/1044219
17.06.2021 [14:37], Владимир Агапов

Cortus объявила о создании процессорного ядра RISC-V для высокопроизводительных вычислений

Компания Cortus, работающая с 2005 года на рынке услуг дизайна интегральных схем специального назначения (ASIC) и систем на кристалле (SoC), объявила на днях о разработке 64-бит процессорного Out-of-Order (OoO) ядра RISC-V для высокопроизводительных вычислений. Разработка спонсирована ЕС в рамках проекта eProcessor и проведена под патронажем Барселонского суперкомпьютерного центра (Barcelona Supercomputing Center, BSC).

В новом изделии компания реализовала полную поддержку когерентности кеш-памяти, что делает его пригодным для создания сложных мультипроцессорных систем. На его основе компания планирует выпустить модели процессоров, оптимизированные для ЦОД, искусственного интеллекта (AI), систем автопилота и помощи водителю (ADAS), а также других приложений.

Cortus является одним из первых участников RISC-V Foundation. В предыдущие годы она в основном ориентировалась на встраиваемые решения со сверхнизким энергопотреблением и создание для них комплексного набора инструментов разработчика: IDE, компиляторов, ассемблера, компоновщика, отладчика и трассировщика (с поддержкой профилирования и MC/DC для сертификации безопасности).

Проект eProcessor, координация которого возложена как раз на BSC, создан для формирования полноценной экосистемы RISC-V (аппаратные решения и ПО) с полностью открытым исходным кодом. В рамках проекта планируется разработка высокопроизводительного и энергоэффективного RISC-V процессора (в сочетании с ускорителями и специализированным ПО) для задач HPC, HPDA, ML/DL. Суммарный бюджет проекта составляет почти €8 млрд, из которых половина приходится на финансирование со стороны ЕС.

BSC также занимается проектированием одного из первых европейских суперкомпьютеров экзафлопсного класса на основе чипов RISC-V при финансировании EuroHPC в размере €1,2 млрд. Работы планируется завершить к 2024 году. Вокруг BSC уже сформировалась небольшая группа компаний по разработки чипов RISC-V. Это, в частности, Esperanto Technologies, создающая ускорители, и SiFive, разработавшая серийно выпускаемые микропроцессоры Freedom U740. В активе BSC есть и экспериментальный чип Lagarto.

В ЕС также работает консорциум European Processor Initiative (EPI), созданный для разработки и внедрения европейских чипов в различных областях — от встраиваемых компьютеров до серверов. Работу над RISC-V процессором непосредственно для европейских суперкомпьютеров в 2020 г. начала компания Silicon Pearl (SiPearl). Правда, сейчас компания готовит первый HPC-процессор Rhea на базе ARM. EPI же завершил создание первых тестовых HPC-ускорителей EPAC 1.0 на базе RISC-V.

Постоянный URL: http://servernews.ru/1041988
11.06.2021 [19:54], Владимир Агапов

Архитектура RISC-V метит в суперкомпьютеры и другие HPC-решения

Некоммерческая организация RISC-V International сообщила о намерении расширить архитектуру (ISA) новыми возможностями для поддержки высокопроизводительных вычислений (HPC) и развить экосистему ПО для них. Специально созданная группа SIG-HPC займётся включением в RISC-V более широкого набора аппаратных возможностей для HPC, необходимого для высполнения соответствующих рабочих нагрузок (AI/ML/DL).

Новая группа изучит целевые рынки, проанализирует свободные ниши и определит потенциальные возможности внедрения. По словам председателя группы, Джона Д. Дэвиса (John D Davis), сегодня HPC-решения нужны везде: от суперкомпьютеров, прогнозирующих погоду, рассчитывающих гидродинамические процессы, моделирующих новые материалы и процессы свёртывания белков, до сугубо промышленных приложений.

embedded.com

Embedded.com

«Целью SIG-HPC является обеспечение всех этих и других рабочих нагрузок. Поэтому в списке рассылки уже 141 член, среди которых есть исследователи, учёные, представители различных индустрий. И их число растет в геометрической прогрессии. Группа объединилась в том, чтобы сделать RISC-V доступным для HPC», — сказал Джон.

В ближайший год группа займётся автоматизацией обнаружения открытого HPC ПО (библиотек, фреймворков, приложений), работающего «из коробки» на архитектуре RISC-V. На базе этой работы будет создан план по дальнейшему развитию программной экосистемы. Джон надеется, что в будущем HPC-решения будут полностью открытыми. Это позволит компаниям совместно разрабатывать аппаратное и программное обеспечение, проводить больше исследований и разработок.

Для RISC-V обязательным является лишь базовый набор инструкций, который по желанию можно дополнить различными расширениями. Источник: Siemens

Для RISC-V обязательным является лишь базовый набор инструкций, который по желанию можно дополнить различными расширениями. Источник: Siemens

«Намерение вывести Open Source чипы RISC-V за пределы встраиваемых и одноплатных компьютеров и сделать их конкурентоспособным в сегменте HPC — интересная и амбициозная задача, и создание благоприятной экосистемы является важной вехой», — прокомментировал новость Филипп Вагнер (Philipp Wagner), директор некоммерческой организации FOSSi Foundation.

На базе RISC-V действительно мощных решений пока немного. Можно вспомнить 16-ядерные SoC XuanTie 910, которые Alibaba создала для своего облачного бизнеса. Правда, это проприетарное решение, и пользы сообществу RISC-V оно не принесло. Более серьёзную заявку на успех сделала Индия, которая планирует создать суперкомпьютеры на базе чипов SHAKTI. Также на базе RISC-V разрабатываются и ускорители: ИИ-чип ET-SoC-1 от Esperanto или EPI EPAC 1.0, HPC-ускоритель для будущих европейских суперкомпьютеров.

Постоянный URL: http://servernews.ru/1041807
01.06.2021 [23:21], Игорь Осколков

Тестовый HPC-ускоритель EPAC 1.0 для будущих европейских суперкомпьютеров готов к производству

Консорциум EPI (European Processor Initiative), созданный с целью разработки собственных чипов для будущих европейских суперкомпьютеров и, таким образом, обретения независимости от США в области высокопроизводительных вычислений (HPC), сообщил об успешном завершении работ над тестовым чипом EPAC 1.0 и готовности его к производству по 22-нм техпроцессу GlobalFoundries FD-SOI (22FDX), который доступен на фабрике в Дрездене.

EPAC (European Processor Accelerators) базируется на полностью открытом наборе команд RISC-V, а тестовый чип включает сразу несколько различных типов акселераторов: два вида блоков векторной обработки (суммарно 5 шт.), блок STX (Stencil & Tensor) и блок для расчётов переменной точности, которые объединены быстрым интерконнектом. Все компоненты, включая L2-кеш и SerDes-блоки, разработаны исключительно европейскими компаниями и университетами.

Укоритель EPAC 1.0 Источник: EPI

Укоритель EPAC 1.0 Источник: EPI

По словам создателей, им удалось добиться поставленной цели — создать энергоэффективный чип, который позволил бы блокам ускорителей работать на частоте выше 1 ГГц и обмениваться данными между собой и с периферией на скорости более 200 Гбит/с. Следующее поколение чипов будет переведено на 12-нм техпроцесс, который, правда, в Европе пока не представлен, и получит чиплетный дизайн. EPAC составит компанию европейским 7-нм Arm-процессорам SiPearl Rhea, которые, согласно планам, должны появиться в этом году.

Постоянный URL: http://servernews.ru/1040991
04.05.2021 [19:42], Сергей Карасёв

RISC-V International раздаст 1000 плат для разработчиков

Организация RISC-V International объявила о старте акции, призванной стимулировать разработку программного обеспечения для устройств, оборудованных чипами с открытой архитектурой RISC-V. В рамках инициативы разработчикам будут розданы 1000 одноплатных компьютеров от компаний Allwinner, Beagleboard.org, SiFive, Microchip Technology (ранее Microsemi) и RIOS.

В зависимости от реализуемого проекта разработчикам будут предоставляться платы, несущие на борту от 1 до 16 Гбайт оперативной памяти. Полностью перечень доступных в рамках акции аппаратных решений не раскрывается, но сетевые источники упоминают платы Allwinner D1 SBC (1 Гбайт ОЗУ), PolarFire SoC Icicle RISC-V, SiFive Unmatched (16 Гбайт памяти) и др.

Среди главных целей акции значатся: ускорение инноваций, создание приложений под архитектуру RISC-V, оптимизация программного обеспечения для экосистемы RISC-V, сбор отзывов и пожеланий. Добавим, что архитектура RISC-V была создана в 2010 году исследователями из отделения информатики Калифорнийского университета в Беркли. Спецификация доступна для свободного и бесплатного использования, включая коммерческие реализации.

Постоянный URL: http://servernews.ru/1038807
05.02.2021 [19:19], Сергей Карасёв

Чип Ingenic T40 на базе ядер MIPS и RISC-V нацелен на системы машинного зрения

Представлен процессор Ingenic T40 с гибридной архитектурой, предназначенный для использования в интеллектуальных системах с технологией машинного зрения. Это могут быть комплексы распознавания лиц, обнаружения объектов и пр.

Изделие содержит два ядра MIPS XBurst2 с тактовой частотой до 1,2 ГГц и 256 Кбайт кеша второго уровня. Кроме того, имеется сопроцессор RISC-V с частотой 600 МГц.

Ещё один компонент решения — движок AI Engine, предназначенный для ускорения выполнения операций, связанных с искусственным интеллектом. Он обеспечивает производительность до 8 TOPS (триллионов операций в секунду).

Чип позволяет задействовать до 2 Гбайт оперативной памяти DDR2/DDR3/DDR3L. Может использоваться флеш-память SPI NOR и SPI NAND, а также карта SD. Есть сетевой контроллер 10/100 Ethernet.

Процессор способен справляться с кодированием видео 4K H.265/H.264/JPEG с разрешением 3840 × 2160 пикселей и частотой 25 кадров в секунду. Среди прочего упомянуты интегрированный аудиокодек, интерфейсы I2C, UART, SDIO и USB 2.0.

Постоянный URL: http://servernews.ru/1031993
18.01.2021 [11:33], Сергей Карасёв

Одноплатный компьютер BeagleV с процессором RISC-V рассчитан на работу с Linux

Команда Seeed Studio и участники проекта BeagleBoard.org анонсировали одноплатный компьютер BeagleV: утверждается, что это первое доступное решение с архитектурой RISC-V, рассчитанное на работу с операционными системами на ядре Linux.

Изделие оснащено процессором SiFive U74 RISC-V с двумя вычислительными ядрами, функционирующими на тактовой частоте 1,5 ГГц. Предусмотрены блок Vision DSP Tensilica-VP6 для реализации функций машинного зрения, а также нейросетевой движок Neural Network Engine и движок NVDLA.

Одноплатный компьютер несёт на борту 8 Гбайт оперативной памяти LPDDR4. Имеются адаптеры беспроводной связи Wi-Fi 802.11b/g/n (диапазон 2,4 ГГц) и Bluetooth 4.2, а также контроллер Gigabit Ethernet для проводного подключения.

В число доступных интерфейсов входят четыре порта USB 3.0, разъём HDMI для вывода изображения, стандартное 3,5-мм аудиогнездо, разъём для сетевого кабеля и порт USB Type-C для подачи питания. Кроме того, предусмотрен слот для флеш-карты формата microSD.

Есть аппаратный ускоритель, который поддерживает кодирование и декодирование видео в формате H264/H265 с разрешением 4К (60 кадров в секунду). Упомянут 40-контактный разъём GPIO.

Приобрести решение BeagleV можно будет по цене 149 долларов США, заполнив форму предварительной заявки. Поставки начнутся в апреле этого года. Более подробная информация о новинке доступна на этой странице.

Постоянный URL: http://servernews.ru/1030311
10.12.2020 [13:04], Юрий Поздеев

Esperanto представила энергоэффективный ИИ-чип ET-SoC-1 с более чем 1000 ядрами RISC-V

На саммите RISC-V компания Esperanto представила новый чип, предназначенный для машинного обучения, который содержит 1089 ядер с низким энергопотреблением. Компания Esperanto была создана в 2014 году и за последние несколько лет смогла привлечь $77 млн венчурного капитала, что позволило ей разработать несколько новых чипов на базе архитектуры RISC-V.

Новый 64-бит чип Esperanto ET-SoC-1 будет иметь два комплекта ядер: ET-Maxion, представляющий собой высокопроизводительное решение, и ET-Minion — компактное энергоэффективное решение c векторным/тензорным ускорением операций для машинного обучения.

Модуль расширения OCP Glacier Point v2 с шестью чипами Esperanto ET-SoC-1

Модуль расширения OCP Glacier Point v2 с шестью чипами Esperanto ET-SoC-1

Чипы ET-SoC-1 будут выпускаться по 7-нм технологии TSMC, при этом количество транзисторов достигает внушительных 23,8 млрд. До сих пор для рабочих нагрузок ИИ и машинного обучения использовались GPU, которые обладают унифицированными ядрами, однако имеют большое энергопотребление. Решения от Esperanto, как утверждает компания, способны обеспечить больше производительности в пересчете на Вт потребляемой мощности.

ET-Maxion изначально основано на архитектуре процессора Berkeley Out-Of-Order (BOOM) RISC-V с открытым исходным кодом. Хотя Esperanto и планирует значительное расширение архитектуры, преемственность сохраняется, что особенно важно для разработанных решений под данную архитектуру. Esperanto продолжит поддержку репозитория BOOM, однако все расширения технологии будут иметь отдельную платную лицензию.

Ядра ET-Minion разработаны для вычислений с плавающей точкой, он использует 64-битный набор команд RISC-V (in-order), с расширением DSЕ и дополнительными инструкциями для ускорения тензорных и векторных операций, которые могут выполняться параллельно (до 4 потоков).

Готовое решение (SoC) будет включать в себя 16 ядер ET-Maxion RISC-V с кешем L1 и L2, 4096 ядер ET-Minion RISC-V, а также аппаратные ускорители. Решение будет иметь единое адресное пространство между ядрами, обеспечивая согласованную поддержку кеш-памяти. Esperanto уже разработала компилятор для своего решения, которое показало себя более энергоэффективным в сравнении с GPU. Обещана поддержка всех основных фреймворков для машинного обучения.

Не стоит думать, что подобные решения отберут значительную долю рынка у GPU: NVIDIA приобретает Arm и собирается выпускать решения на этой архитектуре, которая может составить достойную конкуренцию RISC-V. А сама ниша подобных специализированных решений уже достаточно насыщена: Xilinx, Mythic, Groc, Intel и многие другие компании выпускают энергоэффективные чипы для ускорения разного типа ИИ-нагрузок.

Постоянный URL: http://servernews.ru/1027480
09.12.2020 [12:05], Юрий Поздеев

Seagate анонсировала два процессора RISC-V для управления накопителями и не только

После нескольких лет разработок Seagate анонсировала два процессора на основе архитектуры RISC-V, которые она планирует использовать в контроллерах накопителей и ряда других сопутствующих функций. Один из процессоров ориентирован на высокую производительность, другой предназначен для широкого круга задач и имеет меньшую мощность и энергопотребление. Оба процессора поддерживают все функции безопасности RISC-V и могут использоваться как с твердотельными накопителями, так и с жесткими дисками.

Seagate является членом RISC-V International (руководящий орган в структуре RISC-V). Разработанный высокопроизводительный процессор на архитектуре RISC-V был протестирован в контроллере жесткого диска и показал хорошие результаты, которые значительно превосходили результаты аналогичных решений. Использование нового процессора позволяет управлять гибко управлять головками жесткого диска в реальном времени, что позволяет им более точно позиционироваться за счет прямого управления сервоприводами по специальным алгоритмам.

Раньше подобное «точное» управление головками жестких дисков требовало применения более дорогостоящих решений. Новое решение должно повысить скорость чтения/записи для жестких дисков за счет выполнения параллельных операций разными головками, кроме того, применение специализированных алгоритмов по выравниванию износа позволяет значительно продлить срок службы жесткого диска.

Второй разработанный Seagate процессор ориентирован на вспомогательные и фоновые задачи для накопителей и выполнения требовательных к безопасности данных периферийных вычислений, например, использование как вспомогательного процессора, который обслуживает корневой доверенный сертификат для системы. Проект OpenTitan от Google сотрудничает с Seagate для создания чипа RISC-V с открытым исходным кодом и корневым сертификатом доверия (Silicon Root of Trust).

Дальнейшие разработки Seagate будут направлены на тесную интеграцию вычислений с хранилищем, что позволяет значительно ускорять анализ данных. Расширение портфеля решений Seagate за счет процессоров RISC-V позволит в будущем на равных конкурировать с Eidetiocom, NGD, Samsung и ScaleFlux. Все эти компании производят SSD с дополнительными процессорами на базе Arm для операций сжатия, дедупликации, шифрования и кодирования медиаданных. Основная выгода от подобных специализированных решений заключается в разгрузке процессора основного сервера или СХД, что позволяет повысить общую производительность решения.

Отметим, что это не первая инициатива по использованию RISC-V для систем хранения данных среди производителей жёстких дисков. В частности, Western Digital уже не первый год занимается разработками ядер SweRW.

Постоянный URL: http://servernews.ru/1027364
Система Orphus