Материалы по тегу: cpu

22.01.2020 [21:14], Алексей Степин

SiPearl разработает RISC-V процессор для европейских суперкомпьютеров

Наличие собственных высокопроизводительных процессоров очень важно для любой страны, претендующей на серьёзные позиции в мире. Консорциум European Processor Initiative, созданный именно с целью разработки таких процессоров, продолжает расти.

На днях к EPI присоединилась компания SiPearl (Silicon Pearl), ставшая 27-ым членом проекта. Целью SiPearl, созданной в 2019 году, является разработка CPU для будущих европейских суперкомпьютеров экза-класса. Кроме того, на SiPearl будут возложены функции по продвижению, маркетингу и коммерциализации будущих процессоров. Официально свою операционную деятельность компания начала вчера. 

Совладельцами и будущими заказчиками SiPearl являются остальные 26 членов EPI. Компанию основал и возглавил Филипп Ноттон (Philippe Notton), на чьём счету имеются весьма серьёзные достижения в области полупроводниковой индустрии. В частности, под его руководством тайваньская компания MStar Semiconductor стала третьим в мире и первым в Азии поставщиком решений для платного телевидения. В 2017 Филипп Ноттон покинул потребительский отдел STMicroelectronics и присоединился к Atos Group. 

Разрабатываемый EPI процессор общего назначения получит встроенную ПЛИС

Разрабатываемый EPI процессор общего назначения получит встроенную ПЛИС

Свою миссию SiPearl видит в достижении независимости Европейским Союзом в области высокопроизводительных вычислительных устройств. Если всё пойдёт по плану, первая европейская машина экза-класса должна вступить строй уже в 2023 году. Компания также планирует выйти за рамки рынка супервычислений. Это будет достаточно непросто с учётом доминирования архитектуры x86, но растущий рынок смарт-устройств и автономных транспортных средств даёт SiPearl шанс на достижение поставленной цели. 

EPI также разрабатывает ускоритель с изменяемой от 32 до 256 бит точностью вычислений

EPI также разрабатывает ускоритель с изменяемой от 32 до 256 бит точностью вычислений

В настоящее время положение Евросоюза в ИТ-сфере достаточно шаткое: ЕС использует более трети всех HPC-ресурсов на планете, но собственный вклад при этом не превышает 5%. Более того, в ЕС нет ни одного суперкомпьютера, укомплектованного процессорами, разработанными и произведёнными в Европе. В мировом рейтинге Евросоюзу принадлежит лишь шестое место и самый мощный европейский суперкомпьютер в семь раз медленнее мирового лидера, машины Summit, установленной в национальной лаборатории Ок-Риджа (ORNL).

Постоянный URL: http://servernews.ru/1002021
06.01.2020 [21:25], Алексей Степин

Lagarto: первый испанский процессор с архитектурой RISC-V

Ранее мы уже сообщали, что Барселонский суперкомпьютерный центр (BSC) открыл лабораторию LOCA, занимающуюся проектированием европейских процессоров с открытыми архитектурами.

Совсем недавно на просторах сети появилась новость о начале производства первого испанского процессора с архитектурой RISC-V под названием Lagarto. Lagarto переводится с испанского как «ящерица» и основания для такого названия есть: разработка его была небыстрой.

Ещё в начала 2018 года Барселонский центр в сотрудничестве с Мексиканским исследовательским центром (CIC) занялся переработкой изначального проекта Lagarto, который в то время представлял собой сегментный процессор на базе архитектуры MIPS. Проект сменил архитектуру на RISC-V и получил ряд блоков, делавших его работоспособным. В сентябре того же года симуляционные тесты были завершены и при участии Политехнического университета Каталонии начались работы по воплощению проекта в кремнии.

Первый европейский RISC-V (слева) проходит тестирование и отладку

Первый европейский RISC-V (слева) проходит тестирование и отладку

За миражами разработчики гнаться не стали и избрали довольно скромный 65-нм техпроцесс TSMC. В мае 2019 года окончательный дизайн был отослан организации EUROPRACTICE, ответственной за развитие европейских вычислительных технологий, а осенью того же года первые 100 экземпляров Lagarto прибыли в Барселону для тестирования. В настоящее время чип прошёл базовое тестирование. Дальнейшей целью исследователей является успешный запуск на платформе Lagarto операционной системы Linux.

Инициатива RISC-V насчитывает уже более 100 участников

Инициатива RISC-V насчитывает уже более 100 участников

Глава Барселонского центра, профессор Матео Валеро (Mateo Valero), не переоценивает данную разработку и называет ее «зародышем того, чем должен стать европейский процессор». Напоминаем, в планах BSC и LOCA значится развитие европейской вычислительной инфраструктуры в самых различных её проявлениях — от IoT-процессоров до чипов, способных стать основой суперкомпьютеров экзафлопсного класса.

Постоянный URL: http://servernews.ru/1000937
25.12.2019 [17:47], Андрей Созинов

Ampere QuickSilver: 80-ядерные серверные ARM-процессоры на базе ARM Neoverse N1

Около месяца назад компания Ampere Computing поделилась планами касательно своих серверных ARM-процессоров следующего поколения. Теперь же были раскрыты новые подробности о технических характеристиках будущего флагманского чипа, который получил кодовое название QuickSilver (англ. — ртуть).

Как и сообщалось ранее, будущий процессор Ampere будет производиться по 7-нм техпроцессу на мощностях TSMC и предложит сразу 80 ядер с архитектурой ARM 8.2+. Причём с точки зрения архитектуры ядра будут довольно сильно отличаться от используемых в актуальных процессорах Ampere eMAG кастомных ядрах ARM 8.0.

Ampere QuickSilver создан на базе платформы ARM Neoverse N1, равно как и представленный недавно процессорAmazon Graviton2 , то есть использует ядра с той же архитектурой и явно станет его прямым конкурентом. Новинка в первую очередь предназначена для использования в системах облачных провайдеров.

Помимо большого числа ядер, чипы Ampere QuickSilver предложат более 128 линий PCI Express 4.0, но сколько именно, не уточняется. В любом случае, это больше чем способен предложить любой x86- или ARM-процессор на данный момент. Напомним, что больше всего, 128 линий PCI Express 4.0 на сокет-два, способны предложить разве что процессоры AMD EPYC Rome.

Контроллер памяти будущих процессоров Ampere будет поддерживать до восьми каналов и сможет работать с модулями DDR4 с частотой выше 2666 МГц. Также будет поддерживаться работа в двухпроцессорных конфигурациях с использованием CCIX поверх PCIe 4.0. Отмечается общее увеличение производительности (повышение IPC и частоты), улучшение эффективности и уменьшение энергопотребления.

Постоянный URL: http://servernews.ru/1000453
09.12.2019 [21:55], Алексей Степин

«Кентавр» приближается: стали известны подробности о серверном процессоре VIA CenTaur

О новых процессорах VIA долгое время ничего не было слышно; лишь в конце ноября стало известно, что компания разрабатывает новый серверный ЦП с интегрированными средствами ускорения задач ИИ. Сегодня стали доступны интересные подробности об архитектуре грядущих процессоров, которые пока известны под кодовым названием CHA.

Финального имени новые CPU CenTaur пока не имеют, оно будет оглашено в момент официального анонса. Эти чипы нацелены на рынок ЦОД и «пограничных» (edge) серверов. Они действительно имеют 8 ядер с архитектурой x86, их дизайн носит название CNS, но в составе кристалла имеется ещё и 16 ядер NCORE, предназначенных для ускорения задач ИИ и машинного обучения. Каждое такое ядро располагает собственной небольшой памятью объёмом 1 Мбайт, а общий объём составляет 16 Мбайт. Он делится на два блока ‒ D-RAM и W-RAM, каждый объёмом 8 Мбайт.

Фактически ИИ-комплекс являет собой отдельный 16-ядерный процессор с архитектурой VLIW и двумя независимыми DMA-каналами доступа к памяти. Он способен выполнять до трёх комплексных операций за такт и поддерживает работу с векторами длиной до 4096 байт. Блок NCORE оптимизирован для работы с данными в формате INT8, но поддерживает и режимы INT16 или bFloat16, пусть и ценой дополнительных тактов.

Ядра x86 под кодовым названием CNS были существенно модернизированы в сравнении со старыми дизайнами процессорных ядер VIA/CenTaur. Они получили более эффективный блок предсказания ветвлений и улучшенные блоки предвыборки кода (prefetchers). За такт новое ядро может выбирать из кеша L1 объёмом 32 Кбайт до 32 байт и декодировать до 4 инструкций. Эти показатели сравнимы с аналогичными показателями современных решений Intel и AMD. Объём кеша L2 невелик, всего 256 Кбайт, но поддерживаются кеши и более высоких уровней ‒ прототипы, в частности, располагают 16 Мбайт кеша L3.

Поддерживается слияние макроопераций (MOP Fusion), что в некоторых случаях позволяет увеличивать количество выполняемых за такт операций до пяти. Однако в дизайне CNS не предусмотрено наличие кешей микро- и макроопераций ‒ их планируется ввести лишь в следующем поколении ядер CenTaur. Компания считает, что запланированный уровень производительности будет достигнут и без таких кешей.

Как и все современные процессоры с архитектурой x86, CNS пользуется внеочередным исполнением инструкций. Длина очереди составляет 192 инструкции, то есть столько же, сколько у первого поколения AMD Zen и процессоров Intel Haswell. Техпроцесс, с использованием которого будут производиться новые процессоры, нельзя назвать самым прогрессивным — это 16-нм FinFET TSMC. Но в сравнении с предыдущими решениями, использовавшими 45-нм технологические нормы, это огромный шаг вперёд.

Архитектура планировщика заданий в CNS напоминает подход AMD. Он унифицирован и имеет 10 портов исполнения, разбитых на три группы ‒ для целочисленных операций, для вычислений с плавающей запятой и для операций с памятью. Каждое ядро имеет три порта для FP-вычислений и векторных операций, два из них поддерживают FMA, третий же содержит модули деления и криптографических операций. Все три порта имеют ширину 256 бит, что также напоминает AMD Zen 2.

Разработчики наделили своё детище весьма развитой поддержкой расширений AVX и AVX-512. В последнем случае набор расширений, как минимум, совпадает с возможностями Xeon Scalable первого поколения (Skylake-SP), а также содержит и функции, реализованные лишь в ядре Intel Palm Cove (Cannon Lake). 

Пока неясно, будет ли совместимость с Intel на этом уровне стопроцентной. В следующем поколении процессоров VIA/CenTaur планируется дальнейшее расширение поддержки AVX-512. Вероятно, будет добавлена поддержка AVX-512 VNNI, которая на сегодняшний день имеется только у Xeon Scalable второго поколения и десктопных процессоров Intel десятого поколения ‒ Cascade Lake и Ice Lake.

Отметим, что конкурировать в этом плане новому процессору предстоит не только с Intel, но и с разработками Fujitsu, в частности, с ARM-процессорами A64FX. В них реализована поддержка 512-битных векторных инструкций SVE. Кроме того, SVE появится и в CPU Marvell ThuderX3 и X4. Чьё решение окажется наиболее производительным, покажут результаты тестов.

Теоретически, скорость в режиме AVX-512 должна быть боле низкой, чем у Intel — хотя бы за счёт необходимости объединения двух 256-битных операций, однако будущий процессор CenTaur может похвастаться тем, что не будет снижать частоту в этом режиме, тогда как у Xeon Scalable такое снижение порой весьма существенно.

В текущей реализации все ядра CHA, включая и ИИ-сопроцессор, способны поддерживать частоту 2,5 ГГц при различных сценариях нагрузки. Механизмы ограничения теплопакета имеются, но их работа будет зависеть от модели процессора. Старшие версии, возможно, смогут не снижать частоты вовсе.

Подсистема ввода-вывода у процессоров CenTaur CHA ничем особенным не выделяется. Предусмотрено наличие 44 линий PCI Express 3.0. Для сравнения, у Xeon Scalable второго поколения их 48, а у AMD EPYC 7002 ‒ целых 128, причём версии 4.0. На опубликованных слайдах можно видеть наличие четырёхканального контроллера памяти (DDR4-3200), а также некоего интерфейса, используемого в мультипроцессорных системах; его характеристики пока неизвестны.

Возможности контроллера памяти идентичны тем, что реализованы в AMD Zen, но наличие всего четырёх каналов против восьми у AMD и шести у Intel Xeon Scalable гарантирует менее высокую производительность в случаях, когда ПСП является критичным параметром.

В ближайшее время следует ожидать подробностей об архитектуре ИИ-сопроцессоров, входящих в состав CHA. Компания-разработчик уже опубликовала достаточно детальную документацию. Об уровне производительности новых ЦП говорить пока рано. Насколько разработки VIA/CenTaur окажутся успешными, покажет время. Что касается сроков начала массовых поставок, то точных дат пока нет, но ориентироваться стоит на 2 половину 2020 года.

Постоянный URL: http://servernews.ru/999379
04.12.2019 [12:34], Геннадий Детинич

Amazon анонсировала SoC Graviton2: 64-ядерные ARM на 40 % эффективнее Intel Xeon

Совсем недавно мы сообщали о новой разработке Amazon ― втором поколении серверных SoC на архитектуре ARM Neoverse N1, а сегодня компания официально представила новинку под именем Graviton2.

Также на базе процессоров Graviton2 представлены три новых инстанса. Тем самым Amazon сделала ещё один шаг в область платформ, давно и прочно оккупированных x86-совместимыми платформами Intel.

AnandTech

AnandTech

Новые SoC Graviton2 призваны заменить предыдущее поколение однокристальных сборок Graviton с числом ядер до 16 штук. Процессоры Graviton2 (как и Graviton) разработаны инженерами Amazon с использованием новейших ядер ARM Neoverse N1. При создании решений разработчики Amazon воспользовались максимально допустимой конфигурацией ядер, число которых теперь достигает 64 штук ― в четыре раза больше, чем раньше.

Добавим, на каждое ядро приходится по 1 Мбайт кеш-памяти L2, а на SoC ― 32 Мбайт кеш-памяти L3. Ядра соединяет ячеистая сеть с общей пропускной способностью 2 Тбайт/с. Graviton2 выпускается с использованием 7-нм техпроцесса и содержит 30 млрд транзисторов. Площадь кристалла с таким содержанием логических элементов может достигать 350 мм2.

По словам Amazon, новые процессоры Graviton2 обеспечивают 7-кратный прирост производительности, если сравнивать возможности новых инстансов со старыми A1 на Graviton первого поколения. Производительность в пересчёте на ядро выросла в 2 раза, а доступ к пулу памяти ускорился в 5 раз. 

AnandTech

AnandTech

Подсистема памяти Graviton2 реализована в виде восьми каналов с поддержкой модулей DDR4-3200. Доступ к памяти аппаратно шифруется по алгоритму AES-256. Максимальный объём памяти в составе инстансов на Graviton2 достигает 512 Гбайт.  Периферийный интерфейс представлен 64 линиями PCIe 4.0. 

Представлено три варианта машин: M6g, R6g and C6g. Сетевое подключение к инстансам осуществляется на скорости 25 Гбит/с. Скорость шины EBS (Elastic Block Storage) ― 18 Гбит/с. 

Наконец, о сравнительной производительности. Компания Amazon представила несколько бенчмарков, в которых она сравнила новинку с возможностями инстансов на процессорах Intel Xeon Platinum 8175 (2,5 ГГц).

AnandTech

AnandTech

Как нетрудно заметить, в зависимости от задач SoC Graviton2 могут быть быстрее x86-совместимых процессоров Intel на величину до 50 % и выше. В общем случае Amazon говорит о превосходстве новинок над решениями Intel по показателю производительность на доллар, которое достигает 40 %.

Однако ложкой дёгтя в этой бочке мёда остаётся то, что инстансы на ARM-процессорах и, в том числе, новые инстансы на Graviton2 предназначены для рабочих нагрузок непроизводственного характера. Иначе говоря, для служебных задач.

Постоянный URL: http://servernews.ru/999020
07.11.2019 [08:46], Андрей Созинов

В Intel Xeon Ice Lake-SP увеличится объём L2- и L3-кеша

В следующем году компания Intel представит сразу два семейства серверных процессоров Xeon Scalable: 14-нм Cooper Lake-SP и 10-нм Ice Lake-SP. И запись о тестировании одного из них была обнаружена известным источником утечек momomo_us в базе данных бенчмарка SiSoftware.

Помимо этого, источник поделился схемой материнской платы Supermicro X12DPi-N, предназначенной для будущих Xeon-SP.

Supermicro X12DPi-N обладает парой процессорных разъёмов LGA 4189, которые дебютируют как раз с процессорами Intel Xeon Scalable следующего поколения. По слухам, Intel выпустит две версии данного сокета, одна из которых будет предназначена для чипов Ice Lake-SP, тогда как другая будет совместима только с Cooper Lake-SP.

Какая именно версия использована в Supermicro X12DPi-N на схеме не уточняется. Однако определённые выводы можно сделать по тому, что плата располагает четырьмя слотами PCI Express 4.0 x16 и двумя PCI Express 4.0 x8. Согласно последним данным, только процессоры Ice Lake-SP получат поддержку интерфейса PCI Express 4.0, тогда как Cooper Lake-SP ограничатся PCI Express 3.0. Но это неофициальная информация , и вполне возможно, что разъём LGA 4189 в итоге будет представлен в одной версии, а поддержка той или иной версии PCIe будет зависеть только от процессора.

Тест, как это обычно и бывает для ещё не вышедших процессоров, не смог определить модель чипа, и даже принадлежность к какому-либо семейству. А вот материнскую плату утилита смогла идентифицировать — это как раз Supermicro X12DPi-N. Так что, если информация о двух версиях сокета верна, то вполне возможно здесь были чипы Ice Lake-SP.

Тесты прошла пара CPU, каждый из которых обладает 14 ядрами и 28 потоками — частота в тесте составила 3,0 ГГц. На каждое ядро приходится по 1,25 Мбайт кеша второго уровня, а также имеется 21 Мбайт общего кеша третьего уровня (из расчёта 1,5 Мбайт на ядро). Заметим, что актуальные Cascade Lake-SP имеют по 1 Мбайт кеша L2 на ядро, и по 1,375 Мбайт кеша L3 в расчёте на ядро. Увеличенный объём кеша также указывает на то, что это процессоры семейства Ice Lake-SP.

Постоянный URL: http://servernews.ru/997110
06.11.2019 [13:10], Андрей Созинов

Intel прекращает поставки двух «загадочных» процессоров Xeon Cascade Lake-SP

Компания Intel прекращает поставки двух серверных процессоров Xeon семейства Cascade Lake-SP. Спустя всего семь месяцев после запуска Xeon Gold 6222 и Xeon Gold 6262 были отправлены на покой.

Что интересно, эти CPU не были представлены вместе со всеми остальными представителями семейства Cascade Lake-SP, которых насчитывается более 50 моделей.

Кроме того, Xeon Gold 6222 и Xeon Gold 6262 так и не были добавлены в базу Intel ARK, поэтому даже их полные спецификации остаются загадкой. И всё это заставляет задуматься, действительно ли данные процессоры существуют. Как говорится, а был ли мальчик? 

Однако Intel лучше знать, какие процессоры она выпускает. Производитель отмечает, что его клиенты могут заказывать процессоры Xeon Gold 6222 и Xeon Gold 6262 вплоть до 27 декабря 2019 года, а последняя партия этих чипов будет отгружена через год — 6 ноября 2020 года. Вероятно, это ранние непубличные модели, созданные для одного-двух крупных заказчиков и впоследствии поменявшие имя. 

Заметим, что ассортимент серверных процессоров Intel не станет более скудным из-за прекращения поставок процессоров Xeon Gold 6222 и Gold 6262, так как есть модели Xeon Gold 6222V и Xeon Gold 6262V. Суффикс «V» в названии указывает на то, что данные процессоры предназначены в первую очередь для систем виртуализации. Такие CPU обычно предлагают значительно больше ядер за меньшую цену. Однако они обладают более низкими частотами и поддерживают работу с менее скоростной памятью.

Так Xeon Gold 6222V обладает 20 ядрами и 40 потоками, его тактовые частоты составляют 1,8/3,6 ГГц, а цена составляет $1600. В свою очередь Xeon Gold 6262V при цене $2900 предлагает 24 ядра и 48 потоков, и его тактовые частоты равны 1,9/3,6 ГГц. Оба чипа поддерживают память DDR4-2400. Для сравнения, обычные Xeon Gold семейства Cascade Lake-SP обладают частотами от 2,1 до 3,9 ГГц и поддерживают память DDR4-2933. Но и стоят они значительно дороже.

Постоянный URL: http://servernews.ru/997023
05.11.2019 [13:52], Сергей Карасёв

YADRO инвестирует в российского RISC-V разработчика Syntacore

Российская технологическая компания YADRO (входит в «ИКС Холдинг») окажет финансовую поддержку отечественному разработчику микропроцессорных ядер Syntacore.

Syntacore является одним из основателей международного консорциума RISC-V Foundation. Его цель — разработка и продвижение открытой микропроцессорной архитектуры RISC-V.

Syntacore оперирует дизайн-центром в Санкт-Петербурге. Продукты на базе процессорных технологий компании разрабатываются по проектным нормам от 180 до 7 нм. Собственные разработки Syntacore лицензирует клиентам в России и за рубежом. Решения на базе технологий компании уже используются в серийных чипах. 

YADRO — российский разработчик решений на базе архитектуры POWER, платиновый участник консорциума OpenPOWER Foundation. Компания занимается системами хранения и обработки данных. 

Cообщается, что YADRO вошла в состав акционеров компании Syntacore. В рамках инвестиционного проекта YADRO приобрела контролирующую долю в Syntacore — 51 %. Фонд TerraVC, один из ранних инвесторов компании, избавился от своей доли. Финансовые условия соглашения не раскрываются, но, вероятно, речь идёт о сумме в десятки миллионов долларов США.

«Основные инвестиции будут направлены на расширение географии присутствия компании, а также на запуск новых проектов, существенно расширяющих портфель продуктового IP, в том числе для удовлетворения растущих потребностей в микропроцессорных технологиях, оптимизированных под продукты для Интернета вещей и искусственного интеллекта», — отмечается в сообщении. 

Постоянный URL: http://servernews.ru/996970
31.10.2019 [00:10], Андрей Созинов

Новые подробности об Intel Xeon: до 38 ядер в Ice Lake-SP, до 48 ядер в Cooper Lake-SP

В следующем году компания Intel должна представить сразу два семейства серверных процессоров Xeon-SP — 10-нм Ice Lake и 14-нм Cooper Lake. 

Обе серии станут частью платформы Whitley и будут выполнены в корпусе под процессорный разъём Socket P+ (согласно прежним данным, это будет LGA 4189). Во втором квартале 2020 года будут выпущены Cooper Lake, а в третьем — Ice Lake. 

Планы относительно новых Xeon были неоднократно скорректированы. Последние на текущий момент подробности о готовящихся новинках в рамках своего семинара по Интернету вещей (IoT) раскрыла компания ASUS. 

Процессоры Intel Xeon Cooper Lake-SP, выполненные по 14-нм техпроцессу, предложат до 48 ядер и 96 потоков, и при этом будут укладываться в TDP 300 Вт. Также отметим, что ранее Intel подтвердила, что в следующем году выйдут и чипы Cooper Lake-AP, которые предложат до 56 ядер и 112 потоков. Нынешние Cascade Lake-SP могут предложить лишь до 28 ядер и 56 потоков.

Xeon Ice Lake-SP будут по 10-нм нормам и предложат до 38 ядер и 76 потоков. Уровень TDP у этих чипов будет ниже 270 Вт. Заметим, что за счёт новой архитектуры и возросшего на 18 % показателя IPC данные процессоры будут выгодно отличаться от актуальных Xeon на архитектуре Skylake.

Все новинки получат восемь каналов памяти DDR4-3200, а для Ice Lake-SP также отмечается поддержка второго поколения памяти Intel Optane DCPMM. Кроме того, Ice Lake-SP получат 64 линии PCIe 4.0. В свою очередь Cooper Lake-SP будут иметь такое же число линий, но PCIe 3.0. Зато Cooper Lake-SP будт иметь четыре канала UPI, тогда как Ice Lake-SP ограничатся тремя каналами UPI.

Напомним, что в следующем году компания AMD планирует выпустить процессоры EPYC Milan, которые сменят актуальные EPYC Rome. Эти новые чипы будут построены на архитектуре Zen 3 и будут производиться по улучшенному 7-нм техпроцессу (7nm+). После 2020 года появятся чипы EPYC Genoa, которые должны получить поддержку DDR5 и PCIe 5.0. Тогда же должны появиться и решения Intel Sapphire Rapids и Granite Rapids с аналогичными возможностями. Так что конкуренция между AMD и Intel лишь набирает обороты.

Постоянный URL: http://servernews.ru/996599
30.10.2019 [14:28], Алексей Разин

Квартальная выручка AMD от реализации серверных CPU достигла максимума с 2006 года

Статистика продаж третьего квартала для процессоров EPYC содержала много рекордных значений, но даже в совокупности с «заказными» компонентами для игровых консолей не смогла принести AMD более $525 млн выручки.

Это в три с лишним раза меньше, чем выручка от реализации клиентских и графических решений, хотя в самые тяжёлые для AMD годы текущего десятилетия именно «консольный» бизнес позволял компании держаться на плаву.

Источник изображения: AMD

Источник изображения: AMD

Не секрет, что даже спустя пару лет после появления процессоров EPYC первого поколения финансовая статистика AMD на этом направлении демонстрирует «эффект низкой базы», поскольку бурное развитие бизнеса в настоящем не позволяет забыть о депрессии недавнего прошлого.

В третьем квартале этого года на рынок уже вышли 7-нм CPU Rome, в совокупности с продолжающейся экспансией процессоров EPYC первого поколения это позволило увеличить выручку на 50 % по сравнению с третьим кварталом прошлого года.

Количество отгруженных серверных процессоров AMD увеличилось строго пропорционально. Выручка достигла максимального уровня с 2006 года, а количество отгруженных серверных процессоров тоже побило исторический рекорд.

Источник изображения: AMD

Источник изображения: AMD

Экспансия процессоров EPYC второго поколения осуществляется быстрее, чем в случае с первым поколением. Отчасти это объясняется аппаратной совместимостью новых 7-нм процессоров с большинством существующих материнских плат серверного класса, но главный фактор в этом успехе носит психологическое происхождение.

Клиенты AMD лучше знакомы с процессорами EPYC, они больше им доверяют, чем на начальных этапах жизненного цикла Naples. В третьем квартале компании Dell, HPE и Lenovo количество предлагаемых моделей серверного оборудования на базе EPYC увеличили в два с лишним раза.

По словам главы AMD Лизы Су (Lisa Su), клиентов продолжает привлекать в процессорах EPYC не только начальная цена, но и относительно низкие сопутствующие расходы на содержание серверных систем на их основе, а также соотношение цены и быстродействия, уровень энергопотребления новых 7-нм моделей.

Источник изображения: AMD

Источник изображения: AMD

Если об угрозах со стороны конкурента в клиентском сегменте руководство AMD на квартальном мероприятии особо не говорило, то применительно к обстановке в серверном сегменте было сказано, что конкурентная среда «очень агрессивная», но компания собирается действовать адекватно ситуации.

На этом рынке она обещает «всегда быть агрессивной» и опираться на данный принцип в дальнейших своих действиях. При этом, позиционированием своих процессоров EPYC и степенью их готовности к такой конкуренции компания AMD очень довольна.

Наконец, Лиза Су подтвердила, что к середине следующего года AMD рассчитывает достичь доли на рынке серверных процессоров, измеряемой двузначным количеством процентов. В своих предыдущих интервью руководители AMD не раз подчёркивали, что даже исторический максимум в 25 % серверного рынка не является для компании чем-то недосягаемым, и в какой-то перспективе она готова его обновить.

Постоянный URL: http://servernews.ru/996554
Система Orphus