Intel заявила, что следующий этап развития ИИ будет определять не обучение моделей, а их использование (инференс), и что развитие агентного ИИ вернёт CPU в центр инфраструктуры дата-центров, сообщил SiliconANGLE.

Сейчас по умолчанию любой запрос как правило отправляется в компаниях к самой мощной модели — независимо от того, требует ли этого сама задача. Intel предлагает альтернативу: уровень оркестрации, который анализирует каждый запрос, оценивая необходимый уровень «интеллекта», объём контекста, допустимую задержку, требования к конфиденциальности и суверенитету данных, а также затраты и энергопотребление. «Для каждого запроса — своё решение», — подчеркнул Николас Дюбе (Nicolas Dubé), корпоративный вице-президент Intel.

Если для глубоких исследований использование передовой модели может быть оправдано, то для рутинных задач — написание кода, составление резюме или операционные процессы — могут использоваться более компактные открытые моделей, что обходится значительно дешевле. Дюбе отметил, что open source модели расширяют возможности компаний по внедрению ИИ. «Чтобы полностью раскрыть их потенциал, организациям необходима инфраструктура, способная подобрать для каждой конкретной задачи оптимальный уровень интеллектуальных возможностей, вычислительных ресурсов и экономических затрат», — говорит он.

Источник изображения: Intel

Только что представленный 350-Вт ускоритель Intel GPU D270 (Crescent Island), совместимый со стандартными серверами с воздушным охлаждением, позволяет компании начать с одного устройства, затем перейти к серверу с восемью ускорителями и масштабировать инфраструктуру до уровня целой стойки только тогда, когда этого потребует рабочая нагрузка. Инференс становится ключевой задачей в сфере ИИ, и корпорациям необходима инфраструктура, которая сделает переход к нему более простым и экономически выгодным. Опционально GPU можно дополнить ускорителями RDU SambaNova.

Также компания продемонстрировала разработанные партнёрами стоечные системы (в том числе ORv3) на базе Xeon. Например, доступные конфигурации с Xeon 6+ (Clearwater Forest), масштабируемыми до более чем 46 тыс. ядер на стойку при мощности 133,45 кВт. Высокоплотные Xeon 6+ с E-ядрами ориентированы на высокопроизводительные агентские нагрузки, в то время как Xeon 6 (Granite Rapids-SP) с P-ядрами справляются с задачами, зависящими от скорости однопоточного выполнения.

Intel утверждает, что теперь следует исходить не из количества ядер, а количества одновременно работающих агентов, которые может поддерживать стойка при целевой задержке. В результате формируется гетерогенная система: Xeon используется для оркестрации, обработки данных и запуска вспомогательных инструментов, а GPU серии D и RDU — для инференса открытых моделей. При этом Дюбе пояснил, что Intel объединяет систему с помощью программной архитектуры, разрабатываемой совместно с сообществом. Она является открытой, доступной для загрузки уже сегодня и спроектированной для работы на самых разных аппаратных платформах.

Источник изображения: Intel

Как отметил SiliconANGLE, разработки в области «агентных стоек» (agentic racks) подстегивают спрос на Xeon — ключевой драйвер текущих показателей, — позиционируя Intel не просто как традиционного поставщика оборудования, а как важнейшего провайдера инфраструктуры для ИИ-агентов. А Crescent Island даёт Intel возможность предложить решения для ускорения вычислений, где компании не обязательно превосходить NVIDIA по пиковой производительности. Это может стать наиболее практичным и энергоэффективным способом запуска открытых ИИ-моделей в уже существующих ЦОД.

Именно такую стратегию выбрал гендиректор Intel Лип-Бу Тан (Lip-Bu Tan): перестать пытаться выиграть в каждой битве и сосредоточиться на тех направлениях, где у Intel есть структурное преимущество. Intel не обязательно доминировать в сфере обучения передовых моделей. Ей следует занять нишу в корпоративном сегменте — это гораздо более масштабная возможность, чем принято считать.

ZK Research предлагает ИТ-руководителям провести аудит используемых промптов и классифицировать их по типам задач, объёму контекста, требования к конфиденциальности и т.п., а затем настроить маршрутизацию запросов к наиболее подходящим моделям. Кроме того, рекомендуется пересмотреть подход к оценке инфраструктуры, перестав ориентироваться на «голые» цифры вроде FLOPS или количества ядер и начав требовать от вендоров соблюдения целевых показателей задержки, стоимости обработки миллиона токенов и энергоэффективности для конкретных используемых моделей, промптов и контекста.

Ресурс Phoronix провёл тестирование процессора NVIDIA Vera в двухсокетной конфигурации (в сумме 176 ядер и 352 потока) в ряде HPC-задач, включая OpenFOAM (CFD) и WRF, сравнив его с двухсокетными системами на базе AMD EPYC 9575F (Turin) с общим количеством 128 ядер и 256 потоков, а также системами с двумя EPYC 9755 (всего 256 ядер и 512 потоков) и двумя процессорами Intel Xeon 6980P (Granite Rapids-AP) с 256 ядрами и 512 потоками.

Источник изображения: NVIDIA

Что касается оперативной памяти, то у системы NVIDIA Vera было 16 × 96 Гбайт LPDDR5x-9600 Samsung M564K6LC3CL0-CCVS7. В топовой конфигурации процессоры AMD EPYC 9575F (2P) и EPYC 9755 (2P) имели память DDR5-6400 Samsung M321R8GA0PB1-CCPKC ёмкостью 24 × 64 Гбайт, а Intel Xeon 6980P (2P) — 24 × 64Гбайт памяти MRDIMM-8800.

Особенно высокие результаты NVIDIA Vera продемонстрировал в рабочих нагрузках с интенсивной пропускной способностью, где память LPDDR5x-9600 превосходила DDR5-6400 с серверами AMD EPYC 5-го поколения или MRDIMM-8800 с процессором Intel Xeon 6. Производительность Vera ещё более впечатляет, если учесть, что 88 ядер конкурировали со 128 P-ядрами процессоров Xeon и EPYC.

Источник изображений: Phoronix

При анализе пиковой частоты процессора в преобладающем диапазоне высокопроизводительных вычислений выяснилось, что NVIDIA Vera, как правило, имел пиковую частоту 3,2–3,3 ГГц по сравнению с Xeon 6980P с максимальной частотой 3,9 ГГц, EPYC 9755 с частотой 4,3 ГГц и EPYC 9575F с частотой 5,0 ГГц. Ядра Olympus продемонстрировали чрезвычайно высокую производительность на такт с учётом всех факторов.

В ходе бенчмарков с фокусом на HPC, таких как как OpenFOAM CFD, WRF и т.д., энергопотребление двух процессоров NVIDIA Vera в среднем составило 842 Вт при пиковом значении в 1044 Вт, что аналогично показателю двух EPYC 9755, и немного меньше среднего энергопотребления двух EPYC 9575F. Процессоры Intel Xeon 6980P потребляли больше всего энергии, приближаяь к киловатту.

Геометрическое среднее по всем результатам тестов (Geometric Mean Of All Test Results) с формированием комплексного показателя (Result Composite) в рамках набора NVIDIA Vera HPC Benchmarks, дающее общую оценку производительности системы, отражает тот факт, что самым быстрым является решение NVIDIA Vera (2P). Как отметил Phoronix, NVIDIA Vera по-прежнему остаётся самым производительным серверным процессором на Arm64 из числа когда-либо тестировавшихся этим сайтом.

Компания AMD назвала цены на серверные процессоры EPYC Venice 9006, официальная презентация которых состоялась в июле нынешнего года. В общей сложности для заказа доступны более 30 моделей чипов в исполнениях SP7 и SP8 для одно- и двухсокетных систем.

В частности, в семейство SP7 вошли девять изделий EPYC Venice 9006, насчитывающих от 64 до 256 вычислительных ядер, каждое из которых способно обрабатывать два потока инструкций. Объём кеша третьего уровня варьируется от 384 до 1024 Мбайт, показатель TDP — от 300 до 600 Вт. Базовая тактовая частота в зависимости от модификации достигает 3,75 ГГц, частота в турбо-режиме — 5 ГГц. Реализована поддержка 16-канальной оперативной памяти RDIMM DDR5-8000 и MRDIMM DDR5-12800 с пропускной способностью соответственно до 1024 Гбайт/с и 1638 Гбайт/с на сокет. Цена чипов при заказе партиями от 1 тыс. штук находится в диапазоне от $8008 до $14 904.

Источник изображения: AMD

Серия SP8, в свою очередь, представлена 22 моделями. У них количество вычислительных ядер составляет от 8 до 128 (с поддержкой многопоточности), размер кеша L3 — от 48 до 512 Мбайт. Величина TDP — от 130 до 400 Вт. Базовая тактовая частота достигает 3,8 ГГц, максимальная частота — 5 ГГц. Реализована 8-канальная подсистема памяти DDR5 с возможностью использования модулей RDIMM (512 Гбайт/с) и MRDIMM (819,2 Гбайт/с). Цена чипов данной серии — от $700 до $11 679 при заказе партиями от 1 тыс. единиц.

Источник изображений: storagereview.com

AMD также уточнила некоторые технические характеристики процессоров. Ранее говорилось, что для решений поколения EPYC Venice 9006 предусмотрена поддержка «до 128 линий» PCIe 6.0 в односокетной конфигурации. Теперь сообщается, что такое количество линий справедливо только для изделий в исполнении SP8, тогда как чипы SP7 используют 96 линий.

Процессоры изготавливаются с применением 2-нм технологии. Компания AMD подчеркивает, что чипы подходят как для задач общего назначения, так и для нагрузок, связанных с ИИ, включая агентный ИИ. Разработчик указывает на самые высокие в отрасли показатели производительности в расчёте на 1 Вт затрачиваемой энергии и на оптимальную совокупную стоимость владения (TCO).

Китайская компания Hygon Information Technology анонсировала процессоры Hygon 1000, выполненные на базе x86-совместимой архитектуры C86. Чипы предназначены для применения во встраиваемых системах, платформах промышленной автоматизации, робототехнике, периферийном оборудовании и пр.

Конструкция изделий включает четыре вычислительных ядра с возможностью одновременной обработки до восьми потоков инструкций. Говорится о поддержке оперативной памяти DDR4/DDR5 (ЕСС), а также интерфейса PCIe 4.0 и расширений TSN (Time-Sensitive Networking). Тактовая частота и размер кеша пока не раскрываются.

Источник изображения: SCMP

В состав процессоров входит графическое ядро (iGPU) с возможностью обработки двух видеопотоков в формате 4K с кадровой частотой 60 Гц. Упомянута поддержка программных интерфейсов DirectX, OpenGL 3.3 и OpenCL 3.0. Предусмотрен встроенный криптографический модуль с аппаратным ускорением китайских национальных алгоритмов SM2/SM3/SM4. Кроме того, реализованы безопасная загрузка (Secure Boot) и другие механизмы защиты.

Показатель TDP изделий Hygon 1000 находится на уровне 10 Вт: благодаря этому чипы могут применяться в устройствах с пассивным охлаждением. Диапазон рабочих температур простирается от -40 до +105 °C. Hygon гарантирует доступность процессоров в течение как минимум 10 лет с момента начала поставок. Среди возможных сфер использования названы облачные терминалы, NAS-серверы, системы видеонаблюдения, роботы, индустриальные устройства управления, шлюзы безопасности и универсальные платформы с ИИ-функциями.

Французский разработчик процессоров SiPearl предоставил образцы своего первого процессора Rhea1 компании Bull, которая приступила к интеграции чипа в свою платформу BullSequana XH3000 для первого в Европе суперкомпьютера экзафлопсного класса JUPITER (Joint Undertaking Pioneer for Innovative and Transformative Exascale Research) в суперкомпьютерном центре Forschungszentrum Juelich (FZJ) в Юлихе (Jülich, Германия).

На данном этапе производятся работы по созданию процессорного блейд-модуля для JUPITER, дополняющего GPU-сегмент, что открывает возможность полноценной модульной интеграции всего комплекса. Поставка оборудования для JUPITER стала первым заказом на серверные процессоры Rhea1 для компании SiPearl. Процессор включает 80 ядер Arm Neoverse V1 (Zeus), четыре стека памяти HBM2e (64 Гбайт), а также четыре канала памяти DDR5 (2DPC). Поддерживаются 104 линии PCIe 5.0 в виде шести комплексов x16 и двух x4.

Благодаря этим ключевым характеристикам Rhea1 идеально подходит для выполнения самых ресурсоёмких HPC-задач, обеспечивая при этом безопасность без бэкдоров и «выключателей», энергоэффективность и гибкость, отмечено в пресс-релизе. Выход Rhea1 на рынок запланирован на конец 2026 года.

Источник изображения: SiPearl

«Благодаря высокой пропускной способности памяти этот процессор особенно хорошо подходит для приложений, которым необходим эффективный доступ к большим объёмам данных», — отметил директор Юлихского суперкомпьютерного центра Исследовательского центра Юлиха, а исполнительный директор EuroHPC JU назвал поставку образцов «важной вехой на пути к суверенитету Европы в области суперкомпьютерных технологий».

Вторая европейская система экзафлопсного уровня Alice Recoque, будет установлена в центре CEA/DAM к югу от Парижа. В ней будет использоваться процессор Rhea2. Генеральный директор и основатель SiPearl сообщил, что компания сейчас ведёт переговоры с предприятиями оборонного сектора по поводу поставок ещё одного продукта — Athena1 — специализированной версии Rhea1 для приложений двойного назначения.

Компания Alibaba Group представила ИИ-ускоритель Zhenwu V900, разработанный её подразделением T-Head Semiconductor (Pingtouge Semiconductor), пишет SCMP. Кампания заявила, что это «самый мощный чип для ИИ в Китае на сегодняшний день». По данным Alibaba, Zhenwu V900 в три раза превосходит по производительности своего предшественника — Zhenwu M890, но точные показатели не приводятся.

Сообщается, что Zhenwu V900 оснащён 216 Гбайт HBM, поддерживает вычисления в формате FP32–FP4 и обладает усовершенствованным тензорным вычислительным блоком Tensor Core, который значительно повышает точность выполнения инструкций в форматах FP8/FP4. Также сообщается о пропускной способности межчипового интерконнекта 1,2 Тбайт/с. Конфигурации размеров блока в форматах MXFP8 и MXFP4 позволяют стабилизировать производительность при масштабировании вычислений в ходе обучения и инференса, пишет The Register.

Как сообщил Гао Хуэй (Gao Hui), вице-президент T-Head, серийное производство что Zhenwu V900 запустят в I квартале 2027 года. Вычислительные ИИ-кластеры на базе V900 могут объединять до 500 тыс. ускорителей с использованием коммутаторов ICN Switch собственной разработки, обеспечивая достаточно вычислительной мощности для обучения и инференса моделей с 5–10 трлн параметров.

Источник изображения: T-Head

Также на I квартал 2027 года намечен выход суперускорителя Panjiu, оснащенного чипами Zhenwu V900, коммутаторами ICN Switch, картами SmartNIC Panmai и контроллерами Zhenyue. Заодно T-Head представила предварительную версию ИИ-ускорителя нового поколения Zhenwu J900, в основе которого лежит архитектура параллельных вычислений собственной разработки. Его выпуск запланирован на III квартал 2028 года.

Компания сообщила о планах по созданию собственных центральных процессоров (CPU) нового поколения, оптимизированных для задач агентного ИИ — Yitian 720 и Yitian 730, выпуск которых стартует в 2027 году. При этом Yitian 730 станет первым процессором T-Head, созданным на базе собственной микроархитектуры, возможно, RISC-V. Yitian 710 использовал архитектуру Arm.

Источник изображения: T-Head

Глава Alibaba У Юнмин (Wu Yongming) представил план развития компании, выделив «ИИ-модели, ИИ-чипы и ИИ-облако» в качестве трёх краеугольных камней «машинного интеллекта». Сообщается, что подразделение T-Head завершило разработку полной линейки основных микросхем для ЦОД, охватывающей четыре основные категории: ускорители Zhenwu, CPU Yitian, SmartNIC Panmai и интерконнект ICN. При этом все основные микросхемы, необходимые для формирования сверхбольших ИИ-кластеров, были разработаны самостоятельно.

Юнмин заявил о планах компании увеличить мощность глобальных дата-центров Alibaba Cloud до более чем 20 ГВт к 2032 году, что примерно в 10 раз превышает их мощность до появления генеративного ИИ. Для реализации проекта компания инвестирует более $53 млрд в ближайшие три года в строительство ИИ-инфраструктуры. Также компания намерена значительно увеличить поставки чипов для ИИ.

И всё же, если сравнивать с ИИ-индустрией США, цифры выглядят не столь впечатляюще. Например, компания Cushman & Wakefield, занимающаяся коммерческой недвижимостью, на прошлой неделе сообщила, что только в США в настоящее время ведётся строительство ЦОД общей мощностью 37,7 ГВт. Часть из них будет задействована в проекте Stargate, в рамках которого к 2029 году планируется ввести в эксплуатацию 10 ГВт.

Fujitsu объявила о предстоящем старте глобальных продаж процессора нового поколения Fujitsu MONAKA, намеченном на ноябрь 2026 года. Также компания выпустит на базе новинок сервер Fujitsu MONAKA Server для суверенной ИИ-инфраструктуры, который станет доступен для заказа с ноября 2026 года операторам ЦОД, предприятиям, академическим учреждениями и HPC-центрам в Японии и Европе, и оборонному сектору. Массовые поставки начнутся в апреле следующего года.

В процессоре Fujitsu MONAKA используется 3D-стековая архитектура с 2-нм техпроцессом для Arm-ядер и 5-нм техпроцессом для кеша и I/O-блоков. Чип имеет до 144 ядер, работает на частоте до 3,8 ГГц и поддерживает память DDR5-8800. Также сообщалось, что процессоры MONAKA получат продвинутую упаковку Broadcom 3.5D XDSiP. Использование собственной технологии Ultra Low Voltage обеспечивает высокую энергоэффективность процессора.

MONAKA обеспечивает аппаратное ускорение матричных операций, используя специальные инструкции, которое в сочетании с поддержкой векторных вычислений SVE2 и программной оптимизацией позволяет ускорять ИИ-инференс непосредственно на уровне CPU. Как сообщает Fujitsu, чип обеспечивает вдвое большую пропускную способность для ИИ-инференса по сравнению с другими процессорами.

Источник изображений: Fujitsu

Кроме того, MONAKA поддерживает конфиденциальные вычисления для защиты данных и приложений на аппаратном уровне с помощью технологии Arm CCA, которая обеспечивает шифрование приложений и данных непосредственно во время их выполнения в оперативной памяти, в том числе при работе в многопользовательских облачных средах с разделением ресурсов.

Первоначально серверы на базе MONAKA будут доступны в конфигурациях 1U (один или два сокета) и 2U (два сокета) для задач ИИ-инференса и работы ИИ-агентов. Также планируется выпуск отдельной многоузловой системы формата 2U4N (два сокета на узел) для академических целей и HPC. В частности, эта система подходит для создания суррогатных моделей и CFD-расчётов.

1U-версия поддерживает воздушное охлаждение с температурой окружающей среды до +40 °C (базовая частота ядер — 2,1 ГГц) и СЖО с температурой воды до +45 °C (базовая частота ядер — 2,9 ГГц) без необходимости в специализированной инфраструктуре охлаждения. Согласно Fujitsu, фирменная технология охлаждения серверов позволяет снизить энергопотребление систем охлаждения до 80 %. Каждому процессору полагается 12 слотов памяти. Подсистема хранения включает восемь слотов E3.S и два слота M.2. Основная шина — PCIe 6.0, но поддержка GPU не заявлена.

Кроме того, доступная память 1U-версии может быть расширена путём использования дезагеграции и CXL. Речь, вероятно, о внешних разделяемых пулах памяти. Такой подход решает проблему нехватки памяти — распространённую при ИИ-инференсе — и максимизирует эффективность использования ресурсов, обеспечивая гибкую адаптацию к будущим крупномасштабным ИИ-моделям и изменениям рабочих нагрузок, говорит Fujitsu.

2U-сервер включает два процессора с базовой частотой 2,1 ГГц, 24 слота для памяти RDIMM, четыре слота для E.3 SSD и два — для M.2. Он поддерживает только воздушное охлаждение. Доступна установка GPU. Наконец, многоузловой 2U-сервер с СЖО включает восемь процессоров MONAKA с частотой 2,9 ГГц и 96 слотов для RDIMM. На каждый узел приходится лишь по паре E.3 и M.2 SSD, зато с PCIe 6.0. Разработкой серверов для новых CPU также занимается Supermicro.

Сервер Fujitsu MONAKA Server спроектирован, разработан и произведен в Японии для использования в системах, обеспечивающих технологический суверенитет. Производство осуществляется на заводе Fujitsu в Касашиме (Kasashima), где на всех этапах производства можно отследить происхождение компонентов и историю изготовления. На базе Fujitsu MONAKA Server строится вертикально интегрированная модель «суверенного ИИ», объединяющая ИИ-технологии Fujitsu (такие как платформа Fujitsu Kozuchi и корпоративный генеративный ИИ Takane) со специализированными отраслевыми моделями, что создает безопасную среду для предприятий и госучреждений.

Arm представила платформу нового поколения Neoverse Compute Subsystems (CSS) N4 для разработки серверных процессоров для ИИ ЦОД. Как сообщает компания, ИИ-инфраструктура становится всё более разнородной: для некоторых развёртываний требуются микросхемы, адаптированные под определённую системную архитектуру или функцию — от специализированных вычислительных платформ до цифровых сигнальных процессоров, сетевых и других специализированных решений.

Новая платформа позволяет внедрить технологии Arm в эти решения, предоставляя партнёрам возможность адаптировать её под свои нужды, сокращая при этом трудозатраты на разработку, риски, связанные с интеграцией, и время, необходимое для создания микросхемы. По словам компании, Neoverse CSS N4 (Ranger) — это самая гибкая вычислительная подсистема Arm, обеспечивающая самый быстрый способ создания кастомных процессоров для ИИ ЦОД.

Arm Compute Subsystems или CSS — это программа создания полукастомных решений, которая позволяет клиентам разрабатывать чипы на основе IP-ядер Arm, настраивая количество ядер, размер кеша, I/O-блоки и возможности подключения в соответствии со своими потребностями. Neoverse CSS N4 поддерживает от 8 до 128 ядер Neoverse N4 с тактовой частотой до 3,8 ГГц (первые в серии N с такой частотой), изготовленных по техпроцессу N3P от TSMC, с поддержкой мультичиплетной и мультисокетной архитектуры.

Источник изображения: Arm

Платформа поддерживает память DDR5/LPDDR6, обеспечивает до 256 Мбайт L3-кеша с ECC на кристалл, до 2 Мбайт L2-кеша с ECC на ядро и по 64 Кбайт L1d/L1i-кеша на ядро. Также платформа поддерживает до 128 линий PCIe 6.0/7.0 (блоки по x16 с бифуркацией до x4) с CXL 4.0, интерфейсы AMBA CHI/AXI и UCIe. Для BMC предполагается использование ASPEED AST2600. По данным компании, Neoverse CSS N4 обеспечивает в 2 раза более высокую производительность, в 1,25 раза более высокую производительность на ватт и в 1,75 раза более высокую пропускную способность памяти по сравнению с Neoverse N3 (Hermes).

Идея состоит в том, чтобы позволить разработчикам чипов тратить больше времени на добавление своих собственных элементов и меньше времени на то, чтобы разбираться, почему предположительно совместимые блоки перестали взаимодействовать друг с другом. CSS поставляется в виде RTL (Register-Transfer Level), который может быть интегрирован в современные EDA-процессы, с руководством по внедрению, поддержкой совместимости с IP-блоками сторонних производителей и интегрированным стеком ПО.

Arm заявляет, что клиенты могут развернуть Linux для проверки и разработки ПО до того, как появится готовый чип. Компания также предложила клиентам, которые не хотят заниматься разработкой собственных чипов, объединить CSS N4 с процессором Arm AGI. Это уже готовый чип для рабочих нагрузок, требующих высокой скорости обработки данных, а CSS N4 позволяет гиперскейлерам и разработчикам чипов адаптировать его под конкретные стойки. По словам компании, OpenAI, Meta✴, Cloudflare, Oracle, SAP, Lenovo, Supermicro и Verda уже разрабатывают системы и сервисы на базе процессора AGI.

В распоряжении сетевых источников оказалась новая порция технической информации о загадочном процессоре с архитектурой x86, который проектируется неназванной компанией. Чип может получить поддержку ряда технологий, работу над которыми Intel либо отложила, либо вовсе свернула, передаёт Phoronix.

В частности, готовящийся CPU использует концепцию x86S (x86 Simplification) — это исключительно 64-бит процессор, из которого полностью исключена поддержка старых 16-бит и 32-бит режимов на аппаратном уровне. Intel ранее рассматривала идею x86S, но в декабре 2024 года решила прекратить единоличную разработку данной архитектуры.

Ещё одной особенностью загадочного изделия является технология FRED (Flexible Return and Event Delivery), предназначенная для обработки системных событий и прерываний. Она заменяет старые, медленные механизмы переключения привилегий на новые — с низкой задержкой. Intel и AMD объединили усилия в рамках консультативной группы x86 Ecosystem Advisory Group (EAG) для стандартизации FRED, чтобы сделать решение общеотраслевым стандартом.

Источник изображения: unsplash.com / Brecht Corbeel

Кроме того, для нового чипа предусмотрена система APX (Advanced Performance Extensions), ориентированная на увеличение производительности ядер. Она предполагает использование 32 регистров общего назначения вместо прежних 16. Упомянуты также расширенные варианты аппаратной архитектуры матричных вычислений Intel AMX (Advanced Matrix Extensions), содержащие 16 или 32 тайловых регистра вместо стандартных 8. В целом, чип реализован как исключительно 64-разрядный (PM64-only) с пятиуровневой адресацией (PML5-only).

Кто стоит за созданием процессора, пока не ясно. Высказываются предположения, что это может быть китайская компания Zhaoxin или Hygon. Другая версия — стартап RosaicLabs, который, как сообщается, получил доступ к наработкам Intel в области изделий Atom и продолжил улучшать архитектуру этих чипов. Однако чипу уровня Atom вряд ли нужны APX и AMX.

Компания Arm раскрыла дополнительные подробности о процессорах AGI, официальная презентация которых состоялась в марте нынешнего года. Эти чипы предназначены для использования в дата-центрах, ориентированных на ИИ-нагрузки. Чипы выполнены на платформе Arm Neoverse CSS V3. Конструкция включает два чиплета, каждый из которых насчитывает свыше 50 млрд транзисторов. При производстве применяется технология TSMC N3P (3 нм).

Процессоры AGI будут предлагаться в модификациях с 64, 128 и 136 ядрами Armv9.2, распределёнными между двумя чиплетами. Номинальная тактовая частота составляет 3,2 ГГц, частота с ускорением — до 3,7 ГГц. Каждое ядро содержит 2 Мбайт кеша L2 (от 128 до 272 Мбайт на чип) и два 128-бит блока SVE2, предназначенных для ускорения задач ИИ и машинного обучения. Поддерживаются форматы BF16 и INT8. Общий объём кеша на уровне системы (SLC) равен 128 Мбайт.

Источник изображений: Arm

Каждый из чиплетов содержит шесть каналов оперативной памяти (12 на процессор) с поддержкой 3 Тбайт DDR5-8800 (6 Тбайт на процессор). Суммарная пропускная способность памяти достигает 845 Гбайт/с, пропускная способность в пересчёте на ядро — от 6 до 13 Гбайт/с в зависимости от их количества.

В то время как AMD, Intel и NVIDIA используют гетерогенный многочиплетный подход для увеличения вычислительных мощностей и повышения производительности, решение Arm основано на сочетании высокой пропускной способности памяти и небольшой задержки (менее 100 нс). Благодаря отсутствию необходимости передачи данных на отдельный чиплет с контроллером памяти повышается быстродействие в задачах, чувствительных к задержкам. Внутри каждого чиплета AGI используется интерконнект CMN-S3 с топологией 8 × 9, которая связывает вычислительные ядра, память, IO-блоки и ускорители. Упомянуты фильтрация запросов к памяти (snoop filtering) и иерархическое кеширование на основе HN-S (Super Home Node) — логического блока, выполняющего функции распределительного центра. Он управляет трафиком и данными внутри чипа, чтобы ускорить обмен информацией.

Если CPU-ядру требуется обратиться к памяти на другом чиплете, запрос передаётся по когерентному межчиповому интерконнекту, но при этом задержка увеличивается. Контроллеры DDR5 поддерживают ряд функций для достижения максимальной производительности в реальных рабочих нагрузках, включая полностью внеочередное планирование команд, оптимизированное отображение адресов и программируемые политики страничной адресации. Кроме того, реализован контроль и мониторинг пропускной способности памяти на основе технологии Memory Partitioning and Monitoring (MPAM). В сочетании с приоритизацией (QoS) и обратной связью о перегрузках это позволяет управлять конфликтами, когда множеству ядер и IO-устройствам требуется пропускная способность DRAM.

Процессор имеет 96 линий PCIe 6.0 с поддержкой CXL 3.0, четыре линии PCIe 4.0, а также интерфейсы I3C, I2C и SPI. Показатель TDP находится на уровне 300 Вт. Архитектура изделия рассчитана на стандартные воздушные системы охлаждения и позволяет эффективно использовать доступный лимит мощности. Утверждается, что в стандартной стойке на 36 кВт могут быть задействованы до 8160 вычислительных ядер AGI.

В целом, решения AGI оптимизированы под сценарии, в которых CPU берёт на себя значительную часть ИИ-нагрузки. Это могут быть задачи инференса, координация вычислений в гетерогенных средах (CPU + GPU/TPU и т. п.), оркестрация ИИ-агентов и т. д. Реализована встроена аппаратная защита для мультитенантных сред: Runtime Security Engine (RSE), Pointer Authentication, Branch Target Identification.