Помимо объявления о выходе чипов EPYC Venice 9006 и EPYC Embedded 9006 компания AMD анонсировала предстоящий выпуск семейства процессоров AMD EPYC Verano 9006 LP, разработанных специально для использования в составе серверных систем AMD нового поколения, ориентированных на GPU. Ожидается, что новинки появятся на рынке во II половине 2027 года. Как и EPYC Venice, они будут выпускаться по 2-нм техпроцессу TSMC N2P.

Мадху Рангараджан (Madhu Rangarajan), корпоративный вице-президент AMD, отвечающий за вычислительные продукты и решения в области корпоративного ИИ, охарактеризовал Verano как первый шаг компании к созданию систем, концептуально близких к суперчипам NVIDIA серии Vera Rubin. «Verano спроектированы как часть интегрированного решения уровня серверной стойки, объединяющего CPU и GPU, — пояснил он ресурсу The Register. — С этой точки зрения я бы не стал называть сам процессор конкурентом Vera. Скорее, конкурентом связке Vera + Rubin выступает комплексное решение на базе Verano и GPU AMD».

По словам Рангараджана, Verano будет выполнять роль CPU в аналогичных суперчипам NVIDIA системах на базе GPU от AMD. Как и в случае с NVIDIA, используются модули SOCAMM2 (LPDRR5X-8533), а не традиционные RDIMM. В отличие от Vera, которая может применяться и как самостоятельный процессор — например, в серверах для хранения данных или изолированных средах для запуска программных агентов, — у Verano задача одна: вовремя поставлять GPU необходимые объёмы данных. При этом у AMD уже есть опыт создания гибридных чипов — Instinct MI300A.

Источник изображения: AMD

Verano может быть оснащён восемью CCD, но функциональными являются шесть, а два так называемые «механические» (mechanical) CCD — заблокированы. Процессоры Verano будут представлены в конфигурациях как на базе ядер Zen 6 (до 12 ядер в одном CCD, т.е. 72T/144C) с частотой до 5,3 ГГц, так и на базе более «плотных» ядер Zen 6C (до 32 ядер в одном CCD, т.е. 192C/384T) с частотой до 4,1 ГГц. В обоих случаях объём L3-кеша составляет 4 Мбайт на ядро. ISA и IPC те же, что и у Venice.

В архитектуре Verano также используется оптимизированный путь передачи данных между CCD и IOD, обеспечивающий улучшенную обработку данных отклика (probe-response) объемом 32 байта и интенсивного потока операций записи объемом 25 байт. Это позволяет увеличить количество портов, повысить пропускную способность в расчёте на один CCX (Core Complex) и расширить возможности совместного использования ресурсов.

Процессор Verano включает два кристалла ввода-вывода — I/O Die (IOD). Каждый из них содержит 48 SerDes-блоков 64G и 8 блоков 16G, что в сумме дает 96 линий PCIe 6.0. Однако xGMI-линки могут работать и в режиме 112G, что уже близко к скоростям PCI 7.0. В IOD также размещены системная шина, контроллеры, блоки управления, подсистемы питания и обеспечения безопасности, ускорители. Каждый IOD соединен с двумя 6-канальными контроллерами памяти MCD, что в сумме даёт 24 канала.

Подобный подход применяется и в процессорах NVIDIA Vera, которые поддерживают до 1,5 Тбайт памяти LPDDR5X-9600 в формате SOCAMM2. По данным AMD, в платформах Verano память LPDDR5X обеспечит до 0,8 Тбайт/с и 1,5 Тбайт на сокет. Кроме того, использование такой памяти позволяет снизить энергопотребление на 30–40 % по сравнению с модулями DDR5 (M)RDIMM при сопоставимой пропускной способности.

Технология EFB (Efficient Fabric Bridge), используемая для взаимодействия между кристаллами, способствует повышению энергоэффективности. Кроме того, эти чипы поддерживаются платформами SB1, которые обеспечивают энергопотребление вычислительной части до 500 Вт и совместимость с узлами для задач ИИ (AI-Host Nodes), такими как Helion AI.

Компания AMD анонсировала процессоры EPYC Embedded 9006 для встраиваемых устройств, корпоративных систем хранения данных, межсетевых экранов нового поколения и пр. В основу изделий, рассчитанных на установку в разъём SP7, положена архитектура Zen 6.

На начальном этапе в семейство вошли шесть моделей, насчитывающих от 64 (Zen 6) до 256 (Zen 6c) вычислительных ядер (см. характеристики ниже). Во всех случаях поддерживается технология многопоточности. Базовая тактовая частота варьируется от 2,55 до 3,6 ГГц, частота в турбо-режиме — от 4,1 до 5,1 ГГц. Объём кеша L3 составляет от 192 до 1024 Мбайт, показатель TDP — от 400 до 600 Вт.

Источник изображений: AMD

В изделиях реализована 16-канальная подсистема оперативной памяти DDR5. Могут применяться модули RDIMM-8000 и MRDIMM-12800. В первом случае пропускная способность ОЗУ достигает 1,6 Тбайт/с, во втором — 2 Тбайт/с. Говорится о поддержке до 96 линий PCIe 6.0, а также стандарта CXL 3.1. При производстве применяется 2-нм технология.

Утверждается, что новые процессоры обеспечивают в 1,8 раза более высокую пропускную способность на сокет по сравнению с EPYC Embedded 9005. При сетевых нагрузках (DPDK L3fwd) прирост быстродействия достигает 30 %, на задачах хранения и обработки данных (ISA-L) — 50 %. В чипах EPYC Embedded 9006 реализованы развитые средства обеспечения безопасности. Среди них — технологии AMD Root of Trust (ART), сопроцессор безопасности AMD Security Processor (ASP) и Caliptra.

Производитель гарантирует доступность изделий в течение как минимум семи лет. С 15 ноября начинаются поставки процессора EPYC Embedded 9756 со 128 ядрами. Все прочие модели, включая флагманскую EPYC Embedded 9976 с 256 ядрами, станут доступны до конца текущего года.

Как сообщает ресурс Phoronix, исходный код в репозиториях Linux указывает на то, что в конструкцию процессоров AMD на архитектуре Zen 6 попали ядра RISC-V для реализации защищённой среды TEE (Trusted Execution Environment) и подсистемы PSP (Platform Security Processor).

AMD TEE — это аппаратно-изолированная среда, предназначенная для защиты конфиденциальных данных и выполнения критически важных вычислений отдельно от основной операционной системы и гипервизора. В свою очередь, PSP представляет собой аппаратный микроконтроллер безопасности, который отвечает за работу TEE и аппаратного шифрования.

Традиционно в чипах AMD для работы TEE/PSP применялись 32-бит ядра Arm — в частности, Cortex-A5 с технологией TrustZone. В изделиях поколения Zen 6, судя по обнародованной информации, реализована доверенная среда выполнения на открытой архитектуре RISC-V. При этом говорится о поддержке большего объёма разделяемой памяти и расширенного набора политик (до 20 пользовательских входных параметров BIOS).

Источник изображения: AMD

Изменения касаются в том числе доверенного инструментария AMD Platform Management Framework (PMF) для управления питанием, температурой и поведением системы. С точки зрения конечных пользователей ничего не изменится: чипы Zen 6 — это x86-совместимые процессоры, позволяющие запускать привычный софт и стандартные ОС, включая Windows. Архитектура Zen 6 лежит, в частности, в основе серверных CPU семейства EPYC Venice 9006, которые насчитывают до 256 вычислительных ядер.

Аналитики TrendForce подготовили свежий прогноз по мировому рынку серверных процессоров на текущий и следующий годы. Спрос на такие изделия стремительно растет на фоне продолжающегося расширения глобальной инфраструктуры дата-центров для задач ИИ и НРС.

Ожидается, что поставки серверных CPU в 2026-м увеличатся практически на треть по сравнению с предыдущим годом — на 31 %. При этом на долю Intel придётся около 50 % отгрузок. Ещё 27 % составят чипы AMD, примерно 12 % — решения NVIDIA. Вклад AWS и Google прогнозируется в размере 4 % и 3 % соответственно. Суммарная доля всех прочих игроков вместе взятых окажется на уровне 4 %.

В 2027 году, по мнению экспертов TrendForce, ситуация существенно изменится. В целом, отгрузки серверных CPU поднимутся на 40 % по отношению к предыдущему году. Доля Intel при этом сократится до 42 %, а AMD — вырастет до 28 %. NVIDIA продолжит контролировать около 12 % сектора. Позиции Google укрепятся до 6 %, AWS — до 5 %. На остальных поставщиков придётся 7 % отгрузок.

Источник изображения: TrendForce

Аналитики говорятся о резком увеличении продаж серверных чипов с архитектурой Arm. Если в 2025 году на них приходилось только около 10 % отгрузок, то в 2027-м показатель может увеличиться до 30 %. Рост будет обусловлен главным образом существенным увеличением поставок изделий NVIDIA Vera, а также массовым производством новых чипов Google, AWS, Microsoft, OpenAI и Huawei.

Отмечается также, что на фоне быстрого внедрения агентного ИИ изменится соотношение CPU и GPU/ASIC в серверах. Если сейчас этот показатель преимущественно равен 1:8, то в обозримом будущем он составит 1:2 или даже 1:1. Это станет дополнительным фактором роста поставок серверных CPU.

Китайская компания SpacemiT анонсировала серверные процессоры Vital Stone V100 с открытой архитектурой RISC-V. Изделия, как утверждается, подходят для решения самых разных задач — от построения СХД и периферийных серверов до обучения ИИ-моделей и инференса.

Конфигурация Vital Stone V100 включает в общей сложности 46 вычислительных ядер RISC-V. Это 6 ядер Xiangshan Kunming Lake V2R2 с максимальной тактовой частотой 2,1 ГГц и 40 ядер Iterative Spacetime X100 c частотой до 2,4 ГГц. В первом случае объём кеша L2 составляет 1 Мбайт, во втором — 2 Мбайт. Чипы могут использоваться в двухсокетных системах, что в сумме обеспечит 92 вычислительных ядра.

Источник изображений: SpacemiT

Реализованы восемь каналов DDR5-4800 и 52 линии PCIe 5.0. Показатель TDP находится на уровне 120 Вт. Заявлена поддержка интерфейсов 1 × QSPI, 1 × LPC, 1 × eSPI, 3 × SPI Master, 1 × SPI Slave, 4 × I3C, 12 × I2C, 12 × SMBUS, 5 × UART. Упомянуты криптографические алгоритмы AES, SHA, RSA, SM2, SM3, SM4. Процессоры производятся по 12-нм технологии в корпусе FCBGA с размерами 58,5 × 75,4 мм.

Подчёркивается, что Vital Stone V100 — это первые изделия, полностью соответствующие серверной спецификации RISC-V, включая поддержку UEFI, ACPI, SMBIOS. Кроме того, заявлена полная совместимость с профилем RVA23, который стандартизирует набор инструкций ISA. Реализованы такие функции, как векторные операции, инструкции с плавающей запятой и атомарные инструкции, которые востребованы в сферах НРС и ИИ.

Новая аппаратная платформа поддерживает ОС openEuler, openKylin, Ubuntu, Debian и Fedora, программные стеки Tomcat, Redis, Apache, MySQL и PostgreSQL, а также виртуализацию и контейнеризацию KVM, QEMU, Docker.

Компания SK hynix представила архитектуру H-TPU (Hynix Transaction Processing Unit, не путать с Google TPU), разработанную для снижения нагрузки на универсальные процессорные ядра в будущих SSD-контроллерах. Ядра H-TPU предназначены исключительно для выполнения низкоуровневых и повторяющихся задач, включая обработку команд чтения и записи, управление метаданными и контроль буфера. Это разгрузит основной процессор, который продолжит отвечать за более сложные задачи, такие как управление политиками хранения данных, восстановление после ошибок и обработка исключительных ситуаций. H-TPU потребляют около 2,5 % энергии и занимают примерно 4 % площади кристалла по сравнению с универсальными CPU.

SK hynix отметила, что процессоры в контроллерах SSD достигли своих пределов с точки зрения энергопотребления и занимаемой площади. В представленной компанией на Международной конференции по проектированию SoC (ISOCC 2026) презентации отмечено, что пропускная способность интерфейса PCIe удваивается с каждым новым поколением, тогда как тактовая частота и управляющие возможности CPU в составе контроллеров растут гораздо медленнее.

Источник изображений: SK hynix

Эта проблема особенно остро стоит в сегменте SSD корпоративного класса. В условиях растущей конкуренции по показателю IOPS увеличение числа процессорных ядер в контроллерах стало общепринятой практикой, однако это привело к росту энергопотребления и увеличению площади кристалла. Например, контроллер Marvell Bravera SC6 с поддержкой PCIe 6.0, содержит 16 ядер: 12 ядер Cortex-R82, три ядра Cortex-M7 и одно ядро Cortex-M3. Предшественник Bravera SC5 (PCIe 5.0) имеет лишь 11 ядер.

Архитектура H-TPU базируется на четырёхступенчатом конвейере с последовательным выполнением команд (in-order execution) и не поддерживает суперскалярность или внеочередное выполнение. H-TPU — программируемый процессор, специализирующийся на управлении потоками данных в SSD и обработке транзакций. H-TPU распределяет специфические для работы с данными операции между более чем 100 компактными вычислительными элементами. Каждый такой блок отвечает за выполнение одной конкретной задачи. Ядра, не задействованные в текущей операции I/O, переходят в режим минимального энергопотребления.

Преимущество такого подхода заключается не только в снижении энергопотребления контроллера. Перенос обработки команд на специализированные блоки высвобождает основные Arm-ядра для выполнения задач прошивки, которые с трудом поддаются распараллеливанию. Кроме того, это позволяет масштабировать контроллер для поддержки большего числа каналов NAND-памяти без увеличения размера или энергопотребления основной вычислительной подсистемы, пишет Blocks & Files.

Подход сам по себе не является принципиально новым. Например, Phison в рамках концепции CoXProcessor объединил в контроллере X1 два ядра Arm Cortex-R5 и 32 «микроядра», каждое из которых предназначено для выполнения одной-двух конкретных задач. H-TPU от SK hynix развивает и масштабирует эту идею. В патенте, поданном компанией ещё в ноябре 2020 года, описывается архитектура, в которой CPU отвечает за управление (control plane), а множество небольших сопроцессоров формируют уровень I/O (I/O plane), отвечая за приём данных от хоста, работу с кешем, энергонезависимой памятью и адресами, образуя I/O-конвейер.

В дальнейшем компания планирует развивать аппаратную автоматизацию (HWA). В рамках концепции HWA простые, но трудоёмкие задачи по управлению хранилищем данных — обработка повторяющихся команд, поиск адресов, копирование информации во временные буферы и т.п. — полностью передаются специализированным аппаратным схемам, которые выполняют их автоматически для повышения предсказуемости времени завершения операций. В корпоративных SSD, где требуется высокий показатель IOPS, стабильность времени завершения операций I/O особенно критична. В свою очередь, CPU и H-TPU используются только для задач высокого уровня: например, для обработки исключительных ошибок или принятия критически важных управляющих решений.

Также планируется использование H-TPU в рамках совместного с NVIDIA проекта Storage Next с целью уменьшения гранулярности доступа к NAND-памяти примерно до 512 байт (что меньше действующих стандартов), оптимизируя работу системы для ИИ-задач. H-TPU найдёт применение в контроллерах для устройств серии AIN. Кроме того, H-TPU предполагается интегрировать в память типа High Bandwidth Flash (HBF), выпуск которой намечен на следующий год.

Intel заявила, что следующий этап развития ИИ будет определять не обучение моделей, а их использование (инференс), и что развитие агентного ИИ вернёт CPU в центр инфраструктуры дата-центров, сообщил SiliconANGLE.

Сейчас по умолчанию любой запрос как правило отправляется в компаниях к самой мощной модели — независимо от того, требует ли этого сама задача. Intel предлагает альтернативу: уровень оркестрации, который анализирует каждый запрос, оценивая необходимый уровень «интеллекта», объём контекста, допустимую задержку, требования к конфиденциальности и суверенитету данных, а также затраты и энергопотребление. «Для каждого запроса — своё решение», — подчеркнул Николас Дюбе (Nicolas Dubé), корпоративный вице-президент Intel.

Если для глубоких исследований использование передовой модели может быть оправдано, то для рутинных задач — написание кода, составление резюме или операционные процессы — могут использоваться более компактные открытые моделей, что обходится значительно дешевле. Дюбе отметил, что open source модели расширяют возможности компаний по внедрению ИИ. «Чтобы полностью раскрыть их потенциал, организациям необходима инфраструктура, способная подобрать для каждой конкретной задачи оптимальный уровень интеллектуальных возможностей, вычислительных ресурсов и экономических затрат», — говорит он.

Источник изображения: Intel

Только что представленный 350-Вт ускоритель Intel GPU D270 (Crescent Island), совместимый со стандартными серверами с воздушным охлаждением, позволяет компании начать с одного устройства, затем перейти к серверу с восемью ускорителями и масштабировать инфраструктуру до уровня целой стойки только тогда, когда этого потребует рабочая нагрузка. Инференс становится ключевой задачей в сфере ИИ, и корпорациям необходима инфраструктура, которая сделает переход к нему более простым и экономически выгодным. Опционально GPU можно дополнить ускорителями RDU SambaNova.

Также компания продемонстрировала разработанные партнёрами стоечные системы (в том числе ORv3) на базе Xeon. Например, доступные конфигурации с Xeon 6+ (Clearwater Forest), масштабируемыми до более чем 46 тыс. ядер на стойку при мощности 133,45 кВт. Высокоплотные Xeon 6+ с E-ядрами ориентированы на высокопроизводительные агентские нагрузки, в то время как Xeon 6 (Granite Rapids-SP) с P-ядрами справляются с задачами, зависящими от скорости однопоточного выполнения.

Intel утверждает, что теперь следует исходить не из количества ядер, а количества одновременно работающих агентов, которые может поддерживать стойка при целевой задержке. В результате формируется гетерогенная система: Xeon используется для оркестрации, обработки данных и запуска вспомогательных инструментов, а GPU серии D и RDU — для инференса открытых моделей. При этом Дюбе пояснил, что Intel объединяет систему с помощью программной архитектуры, разрабатываемой совместно с сообществом. Она является открытой, доступной для загрузки уже сегодня и спроектированной для работы на самых разных аппаратных платформах.

Источник изображения: Intel

Как отметил SiliconANGLE, разработки в области «агентных стоек» (agentic racks) подстегивают спрос на Xeon — ключевой драйвер текущих показателей, — позиционируя Intel не просто как традиционного поставщика оборудования, а как важнейшего провайдера инфраструктуры для ИИ-агентов. А Crescent Island даёт Intel возможность предложить решения для ускорения вычислений, где компании не обязательно превосходить NVIDIA по пиковой производительности. Это может стать наиболее практичным и энергоэффективным способом запуска открытых ИИ-моделей в уже существующих ЦОД.

Именно такую стратегию выбрал гендиректор Intel Лип-Бу Тан (Lip-Bu Tan): перестать пытаться выиграть в каждой битве и сосредоточиться на тех направлениях, где у Intel есть структурное преимущество. Intel не обязательно доминировать в сфере обучения передовых моделей. Ей следует занять нишу в корпоративном сегменте — это гораздо более масштабная возможность, чем принято считать.

ZK Research предлагает ИТ-руководителям провести аудит используемых промптов и классифицировать их по типам задач, объёму контекста, требования к конфиденциальности и т.п., а затем настроить маршрутизацию запросов к наиболее подходящим моделям. Кроме того, рекомендуется пересмотреть подход к оценке инфраструктуры, перестав ориентироваться на «голые» цифры вроде FLOPS или количества ядер и начав требовать от вендоров соблюдения целевых показателей задержки, стоимости обработки миллиона токенов и энергоэффективности для конкретных используемых моделей, промптов и контекста.

Ресурс Phoronix провёл тестирование процессора NVIDIA Vera в двухсокетной конфигурации (в сумме 176 ядер и 352 потока) в ряде HPC-задач, включая OpenFOAM (CFD) и WRF, сравнив его с двухсокетными системами на базе AMD EPYC 9575F (Turin) с общим количеством 128 ядер и 256 потоков, а также системами с двумя EPYC 9755 (всего 256 ядер и 512 потоков) и двумя процессорами Intel Xeon 6980P (Granite Rapids-AP) с 256 ядрами и 512 потоками.

Источник изображения: NVIDIA

Что касается оперативной памяти, то у системы NVIDIA Vera было 16 × 96 Гбайт LPDDR5x-9600 Samsung M564K6LC3CL0-CCVS7. В топовой конфигурации процессоры AMD EPYC 9575F (2P) и EPYC 9755 (2P) имели память DDR5-6400 Samsung M321R8GA0PB1-CCPKC ёмкостью 24 × 64 Гбайт, а Intel Xeon 6980P (2P) — 24 × 64Гбайт памяти MRDIMM-8800.

Особенно высокие результаты NVIDIA Vera продемонстрировал в рабочих нагрузках с интенсивной пропускной способностью, где память LPDDR5x-9600 превосходила DDR5-6400 с серверами AMD EPYC 5-го поколения или MRDIMM-8800 с процессором Intel Xeon 6. Производительность Vera ещё более впечатляет, если учесть, что 88 ядер конкурировали со 128 P-ядрами процессоров Xeon и EPYC.

Источник изображений: Phoronix

При анализе пиковой частоты процессора в преобладающем диапазоне высокопроизводительных вычислений выяснилось, что NVIDIA Vera, как правило, имел пиковую частоту 3,2–3,3 ГГц по сравнению с Xeon 6980P с максимальной частотой 3,9 ГГц, EPYC 9755 с частотой 4,3 ГГц и EPYC 9575F с частотой 5,0 ГГц. Ядра Olympus продемонстрировали чрезвычайно высокую производительность на такт с учётом всех факторов.

В ходе бенчмарков с фокусом на HPC, таких как как OpenFOAM CFD, WRF и т.д., энергопотребление двух процессоров NVIDIA Vera в среднем составило 842 Вт при пиковом значении в 1044 Вт, что аналогично показателю двух EPYC 9755, и немного меньше среднего энергопотребления двух EPYC 9575F. Процессоры Intel Xeon 6980P потребляли больше всего энергии, приближаяь к киловатту.

Геометрическое среднее по всем результатам тестов (Geometric Mean Of All Test Results) с формированием комплексного показателя (Result Composite) в рамках набора NVIDIA Vera HPC Benchmarks, дающее общую оценку производительности системы, отражает тот факт, что самым быстрым является решение NVIDIA Vera (2P). Как отметил Phoronix, NVIDIA Vera по-прежнему остаётся самым производительным серверным процессором на Arm64 из числа когда-либо тестировавшихся этим сайтом.

Компания AMD назвала цены на серверные процессоры EPYC Venice 9006, официальная презентация которых состоялась в июле нынешнего года. В общей сложности для заказа доступны более 30 моделей чипов в исполнениях SP7 и SP8 для одно- и двухсокетных систем.

В частности, в семейство SP7 вошли девять изделий EPYC Venice 9006, насчитывающих от 64 до 256 вычислительных ядер, каждое из которых способно обрабатывать два потока инструкций. Объём кеша третьего уровня варьируется от 384 до 1024 Мбайт, показатель TDP — от 300 до 600 Вт. Базовая тактовая частота в зависимости от модификации достигает 3,75 ГГц, частота в турбо-режиме — 5 ГГц. Реализована поддержка 16-канальной оперативной памяти RDIMM DDR5-8000 и MRDIMM DDR5-12800 с пропускной способностью соответственно до 1024 Гбайт/с и 1638 Гбайт/с на сокет. Цена чипов при заказе партиями от 1 тыс. штук находится в диапазоне от $8008 до $14 904.

Источник изображения: AMD

Серия SP8, в свою очередь, представлена 22 моделями. У них количество вычислительных ядер составляет от 8 до 128 (с поддержкой многопоточности), размер кеша L3 — от 48 до 512 Мбайт. Величина TDP — от 130 до 400 Вт. Базовая тактовая частота достигает 3,8 ГГц, максимальная частота — 5 ГГц. Реализована 8-канальная подсистема памяти DDR5 с возможностью использования модулей RDIMM (512 Гбайт/с) и MRDIMM (819,2 Гбайт/с). Цена чипов данной серии — от $700 до $11 679 при заказе партиями от 1 тыс. единиц.

Источник изображений: storagereview.com

AMD также уточнила некоторые технические характеристики процессоров. Ранее говорилось, что для решений поколения EPYC Venice 9006 предусмотрена поддержка «до 128 линий» PCIe 6.0 в односокетной конфигурации. Теперь сообщается, что такое количество линий справедливо только для изделий в исполнении SP8, тогда как чипы SP7 используют 96 линий.

Процессоры изготавливаются с применением 2-нм технологии. Компания AMD подчеркивает, что чипы подходят как для задач общего назначения, так и для нагрузок, связанных с ИИ, включая агентный ИИ. Разработчик указывает на самые высокие в отрасли показатели производительности в расчёте на 1 Вт затрачиваемой энергии и на оптимальную совокупную стоимость владения (TCO).

Китайская компания Hygon Information Technology анонсировала процессоры Hygon 1000, выполненные на базе x86-совместимой архитектуры C86. Чипы предназначены для применения во встраиваемых системах, платформах промышленной автоматизации, робототехнике, периферийном оборудовании и пр.

Конструкция изделий включает четыре вычислительных ядра с возможностью одновременной обработки до восьми потоков инструкций. Говорится о поддержке оперативной памяти DDR4/DDR5 (ЕСС), а также интерфейса PCIe 4.0 и расширений TSN (Time-Sensitive Networking). Тактовая частота и размер кеша пока не раскрываются.

Источник изображения: SCMP

В состав процессоров входит графическое ядро (iGPU) с возможностью обработки двух видеопотоков в формате 4K с кадровой частотой 60 Гц. Упомянута поддержка программных интерфейсов DirectX, OpenGL 3.3 и OpenCL 3.0. Предусмотрен встроенный криптографический модуль с аппаратным ускорением китайских национальных алгоритмов SM2/SM3/SM4. Кроме того, реализованы безопасная загрузка (Secure Boot) и другие механизмы защиты.

Показатель TDP изделий Hygon 1000 находится на уровне 10 Вт: благодаря этому чипы могут применяться в устройствах с пассивным охлаждением. Диапазон рабочих температур простирается от -40 до +105 °C. Hygon гарантирует доступность процессоров в течение как минимум 10 лет с момента начала поставок. Среди возможных сфер использования названы облачные терминалы, NAS-серверы, системы видеонаблюдения, роботы, индустриальные устройства управления, шлюзы безопасности и универсальные платформы с ИИ-функциями.