Корпорация Oracle, уже владеющая 29 % акций стартапа Ampere Computing, специализирующегося на разработке серверных Arm-процессоров, может использовать будущие инвестиционные опции, чтобы получить над ним контроль, пишет Bloomberg. Об этом стало известно из нормативного документа, направленного Oracle регулятору на этой неделе.

В нём сообщается, что в дополнение к долевому участию в стартапе Oracle инвестировала в течение финансового года, закончившегося 31 мая 2024 года, $600 млн в конвертируемые долговые ценные бумаги, выпущенные Ampere, после того как в 2023 финансовом году приобрела таких ценных бумаг на $400 млн. Срок погашения долга наступает в июне 2026 года. В случае реализации опций на приобретение дополнительной доли в капитале стартапа до января 2027 года Oracle «получит контроль над Ampere», указано в документе, подготовленном Oracle.

Источник изображения: Ampere

В документе также сообщается, что основатель и гендиректор Ampere Рене Джеймс (Renee James), а также Джеймс Вишал Сикка (Vishal Sikka), основатель и гендиректор Vianai Systems, покинут совет директоров Oracle и не будут баллотироваться на переизбрание на ежегодном собрании акционеров 14 ноября. В результате состав участников совета директоров сократится с 15 до 13 человек. Джеймс вошла в совет директоров Oracle в декабре 2015 года, а Сикка — в декабре 2019 года.

По оценкам Ampere, в настоящее время 95 % сервисов Oracle используют её CPU, а недавно компания договорились о партнёрстве с Uber. Тем не менее, Oracle сообщила в документе, что сократила закупки микросхем Ampere. Компания разместила заказ по предоплате на процессоры Ampere в размере $104,1 млн в 2023 финансовом году. В итоге она получила чипы на $4,7 млн напрямую и на $43,2 млн через посредников. В 2024 финансовом году она приобрела чипы Ampere на $3 млн напрямую, но ничего не закупала через дистрибуторов. На данный момент предоплата Oracle за чипы составляет $101,1 млн.

Что касается доли в Ampere, Oracle сообщила, что «общая балансовая стоимость её инвестиций в Ampere, после учёта убытков по методу долевого участия, составила $1,5 млрд по состоянию на 31 мая». Ранее стало известно, что Ampere больше не планирует в ближайшем будущем IPO и изучает возможность своей продажи крупному игроку рынка.

Корпорация Intel, по сообщению ресурса HPC Wire, оптимизирует свои новейшие серверные процессоры Xeon 6 поколения Granite Rapids специально для систем, в которых применяются ИИ-ускорители NVIDIA. Тем самым Intel рассчитывает увеличить продажи и улучшить свое финансовое положение.

О новой инициативе рассказал Ронак Сингхал (Ronak Singhal), старший научный сотрудник Intel. По его словам, NVIDIA является лидером на рынке ИИ-ускорителей, поэтому Intel тесно сотрудничает с этой компанией. Задача заключается в том, чтобы предоставить заказчикам, которые развёртывают системы на базе NVIDIA MGX или HGX, полный спектр процессоров Xeon, сертифицированных для работы с указанными платформами. «Это только начало сотрудничества, которое мы будем вести с NVIDIA в течение следующего года», — подчеркнул Сингхал.

Источник изображения: Intel

На фоне квартальных убытков в размере $1,61 млрд и резкого падения стоимости акций Intel ищет способы переориентировать бизнес на продукты с архитектурой x86. Корпорация ранее сообщила о намерении кастомизировать процессоры Xeon 6 для Amazon Web Services (AWS) и намекнула, что будет делать то же самое в интересах Google Cloud. При этом в своё время Intel подставила NVIDIA, изрядно задержав выход Sapphire Rapids, которые используются в системах DGX H100.

Стартап Ampere Computing LLC из Санта-Клары (Калифорния, США), специализирующийся на разработке серверных Arm-процессоров, в последние месяцы работал с финансовым консультантом с целью определения факторов, которые бы способствовали появлению интереса у крупных компаний к его поглощению, пишет Bloomberg. По словам источников ресурса, стартап открыт для переговоров с крупным игроком отрасли.

Ampere продолжает обсуждать возможные варианты и может остаться независимой, говорят источники. Компания уже больше не планирует IPO в ближайшем будущем, хотя этого нельзя исключать в дальнейшем. В 2021 году капитализация Ampere исходя из инвестиционных предложений SoftBank Group была оценена в $8 млрд. Хотя стартап всё ещё может извлечь пользу из ажиотажа на рынке ИИ, конкуренция в полупроводниковой отрасли становится жёстче. Несколько крупных технологических компаний спешат разрабатывать те же типы чипов, которые производит Ampere, отметил Bloomberg.

Планируемая сделка будет своего рода отступлением от своих позиций для основательницы компании и гендиректора Ampere Рене Джеймс (Renee James), которая рассматривала возможность вывода Ampere на биржу. Более того, в апреле 2022 года компания заявила, что подала конфиденциальную заявку на IPO в США. Как раз тогда начал расти спрос на чипы, а технологическое сообщество начало понемногу возвращаться в офисы после вызванного пандемией перехода на удалённый формат работы.

Источник изображения: Ampere

По словам Ampere, некоторые из крупнейших облачных провайдеров, включая Microsoft и Google, используют её чипы. Вместе с тем ей приходится конкурировать с их внутренними командами, поскольку гиперскейлеры стремятся быть менее зависимыми от внешних разработчиков технологий. В частности, Google занимается созданием собственного серверного Arm-процессора Axion, а Microsoft — Cobalt 100. Также следует добавить, что поскольку отрасль ЦОД переоснащается из-за роста интереса к ИИ-технологиям, Ampere, как и более крупные конкуренты вроде Intel и AMD, вынуждена реагировать на увеличение спроса на ускорители в ущерб CPU.

Решение Ampere будет также зависеть от её крупнейшего инвестора в лице Oracle, которая, вероятно, является и крупнейшим заказчиком компании. Oracle уже портировала свою фирменную СУБД на чипы Ampere, а также перевела на них облачные сервисы OCI. Серверами с чипами Ampere в облаке Orale пользуется, например, Uber.

По данным Bloomberg, объём сделок в полупроводниковой промышленности в этом году вырос более чем вдвое и составил около $60 млрд. Среди крупнейших сделок — соглашение Renesas о покупке компании Altium за AU$9,1 млрд ($6,2 млрд) и продажа Intel доли в предприятии, контролирующем завод по производству чипов в Ирландии, компании Apollo Global Management за $11 млрд.

Корпорация Intel, по сообщению ресурса ServeTheHome, готовит специальные версии процессоров Xeon 6 на основе производительных P-ядер (семейство Granite Rapids). Изделия R1S получат увеличенное количество линий PCIe 5.0, но при этом будут предназначены исключительно для односокетных систем.

В вариантах 1S, 2S, 4S и 8S чипы Xeon Granite Rapids предлагают до 96 линий PCIe 5.0, до 64 линий CXL 2.0 и 12 каналов оперативной памяти (DDR5-6400 и MCR-8800). В семейство входят модели с 32, 44, 56, 72, 96, 120 и 128 ядрами Redwood Cove. Они имеют поддержку SMT и до 504 Мбайт L3-кеша. Величина TDP составляет до 500 Вт.

Источник изображения: Intel

Процессоры Xeon 6 R1S, как сообщается, обеспечат поддержку 136 линий PCIe 5.0. Количество вычислительных ядер, по всей видимости, не превысит 86. Для установки чипов потребуется материнская плата с разъёмом LGA-4710. Показатель TDP не превысит 350 Вт. Среди прочего упомянута поддержка до 64 линий CXL 2.0, а также 8-канальной памяти DDR5-6400 или MCR DIMM.

Источник изображения: Intel

В конфигурации 1S у чипов Xeon Granite Rapids универсальные блоки ввода-вывода (UIO) IO-тайла вместо UPI-подключения могут предоставить линии PCIe. В общей сложности IO-тайл имеет два блока ввода-вывода для PCIe/CXL и четыре блока UIO, которые можно использовать для PCIe, CXL и UPI. Таким образом, отказавшись от UPI, Intel может предложить дополнительные линии PCIe, в результате чего их количество может достигать 136. Такая конфигурация ориентирована на клиентов, которым не нужно много вычислительных ядер, но требуется как можно больше линий PCIe. Похожий подход используется и в AMD EPYC, где для связи между сокетами тоже приходится «забирать» часть линий PCIe.

Несмотря на доминирование архитектур x86 и Arm, а также растущую популярность RISC-V, востребованность классических мейнфреймов IBM на базе z/Architecture по-прежнему остаётся высокой, и компания продолжает активно развивать данное направление. На этой неделе IBM представила наследника Telum — процессор Telum II, в котором не только получили развитие заложенные ранее идеи, но и были реализованы достаточно серьёзные нововведения.

Telum II будет выпускаться Samsung по 5-нм техпроцессу 5HPP (43 млрд транзисторов, 600 мм²). Он по-прежнему имеет восемь ядер с фиксированной рабочей частотой 5,5 ГГц. Сами ядра подверглись усовершенствованию, пусть и достаточно минорному: повышена точность предсказания ветвлений, улучшены механизмы сквозной записи и трансляции адресов. Это должно обеспечить новинке 20 % преимущества в пересчёте на процессорный разъём в сравнении с предшественником. Также благодаря новому техпроцессу удалось снизить площадь ядра на 20 %, а энергопотребление — на 15 %. Для поддержания постоянной тактовой частоты в Telum II используется новый блок управления напряжениями.

Источник изображений: IBM

Серьёзно улучшена подсистема кешей: объём кеш-памяти подрос на 40 %, всего разделов L2-кеша десять. Каждый из них имеет объём 36 Мбайт, а латентность не превышает 3,6 нс. Объёмы виртуальных кешей L3 (11,5 нс) и L4 (48,5 нс) выросли до 360 Мбайт (на процессор) и 2,88 Гбайт (на узел) соответственно. Сама технология виртуального кеширования такова, что текущее свободное место в L2 может использоваться для любой задачи, где может быть востребовано. На 30 % повышена пропускная способность связи чипа с внешним миром, а общение на межузловом уровне теперь шифруется.

Встроенный ИИ-блок в Telum II в сравнении с предыдущим поколением стал вчетверо быстрее — 24 Топс. Сам сопроцессор имеет архитектуру, оптимальную для работы с LLM и нагрузками, в которых активно используется сравнительный анализ структурных или текстовых массивов данных. Есть поддержка INT8/FP16. При этом любой ИИ-ускоритель Telum II может работать с любым из ядер в пределах узла (drawer), что в предельной конфигурации даёт производительность на уровне 192 Топс, а для полностью сконфигурированной системы этот показатель равен 768 Топс. «Снаружи» ИИ-ускоритель доступен в виде набора CISC-инструкций.

А вот блок DPU дебютировал в Telum II впервые. Что интересно, архитектурно он не располагается «позади» PCI Express, как это бывает в системах на базе x86 или Arm, а имеет когерентное подключение к кешу L2 процессорных ядер, и при этом имеет свою подсистему кешей. Применение DPU, по словам IBM, позволило снизить энергозатраты на обслуживание операций ввода-вывода на 70 %. DPU жизненно необходим, поскольку на мейнфреймах будут работать тысячи инстансов, а самим системам теперь полагается и внешний ИИ-ускоритель Spyre.

Всего в состав DPU входит четыре кластера по по восемь программируемых микроядер, каждое из которых имеет кеш L1 объёмом 32+32 Кбайт и работает под управлением кастомных протоколов, разработанных IBM. DPU предоставляет шину PCI Express 5.0 и в полной конфигурации c 32 процессорами и 12 модулями расширения по 16 слотов x16 в каждом система на базе Telum II может работать со 192 адаптерами PCIe.

Компания-производитель позиционирует новые системы, как enterpise-решения широкого спектра для сценариев с использованием ИИ, в том числе, в режиме Ensemble AI, в котором одновременно над задачей могут работать модели разного размера и сложности. В этом режиме малая модель выявления мошеннических атак может работать как быстрое средство, а для отдельных, особенно важных транзакций в работу включается более сложная, но и более эффективная модель класса LLM.

Процессоры Telum II станут основой как новых мейнфреймов IBM Z, работающих под управлением классической z/OS, так и Linux. Ожидается, что платформы IBM z17 на базе Telum II будут доступны уже в следующем году.

Корпорация Intel, по сообщению ресурса VideoCardz, представила процессоры Xeon W-2500 и W-3500 поколения Sapphire Rapids Refresh. Эти чипы предназначены для применения в рабочих станциях и высокопроизводительных настольных компьютерах. Они придут на смену семействам Xeon W-3400 и W-2400.

В серию Xeon W-2500 вошли изделия с 26, 22, 18, 14, 12, 10 и 8 ядрами. Во всех случаях поддерживается технология многопоточности. Объём кеша L3 варьируется от 22,5 до 48,75 Мбайт. Версии с 8 и 10 ядрами могут работать с памятью DDR5-4400, все другие модели — с DDR5-4800 (четыре канала). Показатель базовой мощности (Processor Base Power, PBP) варьируется от 175 до 250 Вт.

Источник изображений: VideoCardz

Семейство Xeon W-2500 возглавляет модель Xeon W7-2595X с 26 ядрами: базовая частота равна 2,8 ГГц, максимальная — 4,8 ГГц. Этот чип, как и другие решения с суффиксом «X», имеет разблокированный множитель, благодаря чему обеспечивается возможность разгона. Все процессоры серии поддерживают 64 линии PCIe 5.0. Цена варьируется от $609 до $2039.

Более мощные изделия Xeon W-3500 насчитывают от 16 до 60 ядер с поддержкой многопоточности. Размер кеша L3 — от 45 до 112,5 Мбайт. Все процессоры могут работать с памятью DDR5-4800 (восемь каналов). Количество линий PCIe 5.0 равно 112. Значение PBP находится в диапазоне от 290 до 385 Вт. На вершине семейства располагается модель Xeon W9-3595X с базовой частотой 2,0 ГГц и максимальной частотой 4,8 ГГц. Цена варьируется от $1339 до $5889. Новые процессоры рассчитаны на работу с материнскими платами на чипсете Intel W790.

Источник изображения: Intel

Корпорация Intel раскрыла некоторые технические характеристики SoC Xeon 6 поколения Granite Rapids-D, предназначенных для периферийных решений (edge), в том числе на базе платформы Intel Tiber Edge. Изделия, использующие чиплетную компоновку, появятся на рынке в 2025 году.

Процессоры базируются на производительных P-ядрах Redwood Cove. Каждое ядро получило по 64 Кбайт L1-кеша для инструкций и данных, а также L2-кеш объёмом 2 Мбайт. Конструкция SoC включает один или два вычислительных тайла, а также тайл ввода-вывода (I/O), отвечающий за реализацию PCIe, CXL и различных вспомогательных ускорителей. Вычислительные блоки производятся по техпроцессу Intel 3, IO-тайл — по техпроцессу Intel 4. Тайлы «сшиты» посредством EMIB.

Источник изображения: Intel

Xeon 6 Granite Rapids-D будут доступны в модификациях с поддержкой четырёх (2DPC) и восьми каналов памяти. Размеры BGA-упаковок — 77,5 × 50 мм и 77,5 × 56,5 мм соответственно. Говорится о поддержке DDR5-5600 м MCR-DIMM, 32 линий PCIe 5.0, 16 линий PCIe 4.0 и 16 линий CXL 2.0. Возможно использование до восьми Ethernet-портов 1/10/25GbE, до четырёх портов 50GbE или двух портов 100GbE. Ethernet-контроллер поддерживает классификацию пакетов и обработку ACL, предлагает различные планировщики и возможность программируемой обработки трафика.

Возможности Intel QAT (Quick Assist Technology) тоже значительно расширены. Во-первых, теперь в состав QAT входит медиаускоритель для обработки потокового видео на лету: (де-)кодирования и транскодирования, масштабирования, обрезки кадра и т.д. Говорится как минимум о поддержка 1080p@30 для AVC/HEVC/AV1. Видеопоток при необходимости можно тут же направить к процессорным ядрам с AMX. Во-вторых, появилась возможность в один проход сжать и зашифровать данные с попутной проверкой их целостности.

Источник изображения: Intel

Чипы также получили поддержку Intel DLB (Dynamic Load Balancer), Intel vRAN Boost, Intel Data Streaming Accelerator (DSA), Intel SGX (Software Guard Extensions), Intel TDX (Trust Domain Extensions). Кроме того, были значительно расширены возможности функции Intel RDT (Resource Director Technology), которая теперь позволяет отслеживать и управлять состоянием IO-устройств, включая PCIe, CXL, интегрированных ускорителей и т.д.

Встроенные ИИ-возможности обеспечивает более чем 8-кратный прирост быстродействия в Resnet-50 и более чем 6-кратное увеличение производительности в Visual Transformer по сравнению с Xeon D 2899NTN предыдущего поколения (с AVX512 VNNI) благодаря новым инструкциям AMX. Поддерживается работа в режиме FP16.

Intel пока не раскрывает максимальное количество вычислительных ядер у Xeon 6 Granite Rapids-D. Но в ходе презентации был упомянут вариант с 42 ядрами, работающий в связке со 128 Гбайт памяти DDR5-5600/4800. Процессоры будут предлагаться в версиях, оптимизированных для вычислительных нагрузок и edge-приложений с ИИ-функциями.

На первый взгляд поставка серверного оборудования без процессоров может показаться бессмысленной, но представители AMD и Supermicro рассказали, почему готовы участвовать в подобных проектах. По данным CRN, топ-менеджеры компаний-партнёров заинтересованы в работе с небольшими компаниями, если у тех есть уникальные заказы.

В недавнем интервью на конференции SIGGRAPH 2024, один из топ-менеджеров AMD Джеймс Найт (James Knight) заявил, что AMD совместно с Supermicro неоднократно работали по подобной схеме со студиями, участвующими в создании компьютерной графики и другого контента. Сам Найт неоднократно участвовал в создании визуальных эффектов, в том числе для «Аватара», поэтому хорошо знает индустрию изнутри.

Источник изображения: Vardan Papikyan / Unsplash

По его словам, небольшие студии часто ограничены в средствах и просят о поставках серверов без процессоров, поскольку им ещё предстоит определить, какой именно вариант «железа» будет оптимальным по соотношению цена/производительность для их нагрузок. В качестве примера были приведены две (неназванные) студии, спросившие AMD, есть ли у той партнёры среди поставщиков серверов, согласные взяться за такие «полуготовые» решения. AMD в таком случае может предложить потенциальным покупателям несколько процессоров для выбора наилучшего варианта.

Многие партнёры AMD на такой запрос категорически отказывались реагировать, желая заранее знать, сколько ни смогут заработать на такой сделке. Тем не менее, в Supermicro, выручка которой выросла на 110 % до $14,9 млрд в 2024 фискальном году, встретили идею с энтузиазмом, не побоявшись работы с небольшими клиентами. Хотя подобные проекты не приносят ощутимой прямой прибыли, они чрезвычайно важны для AMD и Supermicro в медийном плане, причём в итоге всё выливается в рост прибылей обоих партнёров. «Это не капиталистический и не коммерческий подход, но это именно то, что повышает продажи», — заявляют в AMD, при этом, вероятно, немного лукавя.

В Supermicro сослались на одну из студий по созданию визуального контента, которая изначально хотела получить рабочую станцию с СЖО на базе новейших Ryzen AMD Threadripper. Однако в ходе общения с AMD и Supermicrco обсуждение перешло к созданию более дорогой кастомной стоечной системы. По словам одного из партнёров AMD и Supermicro, компании могут совместно решить любую проблему клиента, желая проверить и оценить каждую опцию, находящуюся в пределах их совместной компетенции. Утверждается, что у конкурентов совсем другое мировоззрение.

В 2021 году выходцы из Marvell и Cavium, стоявшие в своё время за созданием серверных Arm-процессоров ThunderX, основали стартап Akeana, который на днях вышел из т.н. скрытого режима и анонсировал RISC-V ядра собственной разработки. Akeana прямо говорит, что планирует бросить вызов Arm, SiFive, Andes и другим разработчикам чипов с архитектурой RISC-V.

За три года Akeana удалось получить от крупных инвесторов, включая Kleiner Perkins, Mayfield и Fidelity, финансирование свыше $100 млн. А на этой неделе Akeana представила целую серию кастомизируемых IP-решений, в том числе три дизайна процессорных ядер с архитектурой RISC-V.

Источник здесь и далее: Akeana

Остальные решения относятся к экосистеме, которую планирует сформировать Akeana. Это система высокоскоростного интерконнекта SCI (Scalable Coherent Interconnect, совместим с AMBA CHI), блоки контроллера прерываний, IOMMU, систему кластеризации и когерентности кешей, блоки векторных и матричных вычислений для ИИ-нагрузок и многое другое, включая разнообразные микроконтроллеры и подсистемы.

Что касается процессорных дизайнов, то компания представила сразу три серии:

• Akeana 100: конфигурируемые 32-бит экономичные решения без поддержки внеочередного исполнения, от 4 до 9 стадий, способные работать в системах реального времени. Включают набор инструкций RV32IMAC_Zicsr_Zifencei_Zicbo, до 512 Кбайт памяти DCCM/ICCM, до 64 Кбайт L1-кеша для данных и инструкций, кеш L2 опционально;
• Akeana 1000: 64 бит с поддержкой многопоточности, 9-стадийный конвейер без ООО или 12-стадийный с OOO, наличие MMU, AXI/ACE (512 бит), набор инструкций RV64GCB_Zicbo, полный профиль RVA22, может использоваться в конфигурации big.LITTLE в сочетании с Akeana 5000, кеш L2 опционально;
• Akeana 5000: флагманские 64-бит ядра, поддержка многопоточности, 12-стадийный конвейер с OOO, ширина декодирования от 6 до 10, MMU, AXI/ACE (512 бит), набор инструкций RV64GCVBK_Zicbo + USH, полный профиль RVA23, режимы супервизора и гипервизора, векторные расширения (128 бит), расширения Vector Crypto, разделяемый кеш L3.

В каждой из серий анонсировано по три-четыре базовых варианта с разной функциональностью, конфигурацией и объёмами кешей. Наибольший интерес представляет, пожалуй, серия 5000, которая позиционируется в качестве достаточно мощных процессоров для использования как в ПК и ноутбуках (в последнем случае предлагается использовать гетерогенный вариант с Akeana 1000 в качестве «малых» ядер), так и в качестве серверной инфраструктурной основы.

Ядра Akeana поддерживают кластеризацию (до 8 ядер на кластер), но, к сожалению, компания пока не раскрывает пределов масштабирования, тогда как новый дизайн SiFive, как мы уже знаем, позволяет создавать процессоры с числом ядер до 256. Говорить о каких-то реальных прототипах ещё рано, но все три серии ядер Akeana уже доступны для лицензирования клиентами.

Очевидно, что экосистема RISC-V вступает в фазу активного развития: одна за другой компании-разработчики представляют всё новые и новые дизайны процессорных ядер и целых платформ, причём в широчайшем диапазоне характеристик — от экономичных микроконтроллеров до многоядерных серверных решений.

Открытая архитектура RISC-V, которая, как многие надеются, станет конкурентом Arm не только в компактных и экономичных устройствах, но и в серверных системах, продолжает развиваться. Один из ведущих разработчиков в этой сфере, компания SiFive, анонсировала новое ядро P870-D. Как следует из системы обозначений, принятой SiFive, это высокопроизводительное (Performance) ядро, а суффикс D означает Datacenter. Новинка предназначена для серверных процессоров с количеством ядер до 256.

Дизайн P870-D нельзя назвать полностью новым, поскольку он основан на ядре P870, анонсированном в конце 2023 года. Данное решение предназначалось для создания процессоров с числом ядер до 32 и включало в себя два 128-бит векторных блока, при этом каждые четыре ядра группировались в кластер, использовавший разделяемый кеш L2.

Источник здесь и далее: SiFive

P870-D сохранило черты предшественника. Это 64-бит ядро с поддержкой внеочередного исполнения инструкций и шириной декодера 6. В нём реализована поддержка набора инструкций RVA 23, Vector 1.0 и Vector Crypto. Появилась поддержка функций обеспечения повышенной надёжности RAS (Reliability, availability and serviceability). Контроль чётности присутствует уже на уровне регистровых файлов, а на всех уровнях подсистемы кешей имеется коррекция ошибок SECDED ECC.

Но это не всё, в P870D есть поддержка AMBA CHI (4 порта). Это нововведение позволило SiFive существенно улучшить масштабирование — P870-D может служить основой для процессоров с числом ядер до 256, включая гетерогенные, в том числе возможны многочиповые дизайны и варианты с поддержкой CXL. Сами ядра по-прежнему группируются в кластеры по четыре, а CHI-подключение может обеспечиваться как встроенным мостом, так и внешним чиплетом.

Также в состав P870-D входит распределённый масштабируемый блок IOMMU, платформа безопасности WorldGuard и uncore-агент, ответственный за питание, отладку, трассировку и т.д. Есть и контроллер прерываний Advanced Interrupt Architecture (AIA) с поддержкой Message Signal Interrupts (MSI) и виртуализации.

В настоящее время это самое мощное ядро в арсенале SiFive, основными его конкурентами названы Arm Cortex-X2 и AMD Zen 4c. Однако перекоса в сторону исключительно производительности у P870-D нет. Поскольку данный дизайн ориентирован на современные высокоплотные ЦОД и платформы периферийных вычислений, разработчики уделили серьёзное внимание вопросам энергопотребления и тепловыделения. Впрочем, точных данных по этим параметрам пока приведено не было.

Компания активно сотрудничает с партнерами по экосистеме RISC-V. Так, уже заключено соглашение с Arteris, которая выпустит референсные платформы валидации на базе P870-D и X280 с интегрированной поддержкой Arteris Network-on-Chip (NoC), что должно упростить дальнейшую разработку сложных гетерогенных чипов с функциями ИИ (за счёт блоков SiFive Intelligence) и ускорить вывод на рынок решений на базе таких чипов.

Образцы чипов на базе SiFive P870-D уже поставляются ведущим партнёрам компании, а начало массового производства намечено на конец текущего 2024 года. Зарубежные аналитики полагают, что за энергоэффективными платформами на базе открытых стандартов большое будущее. К 2030 году решения, подобные SiFive P870-D, как ожидается, займут более 40 % всего рынка серверных процессоров.