Материалы по тегу: fpga

30.08.2019 [12:03], Геннадий Детинич

Intel начала поставки 10-нм FPGA Agilex. Но только избранным

Компания Intel сообщила, что она начала ранние поставки ряду клиентов ограниченных партий 10-нм матриц ПЛИС Agilex (FPGA). В число счастливцев вошли компании Microsoft, Colorado Engineering, Mantaro Networks и Silicom. Для Intel это важное событие.

Прямой конкурент Agilex, матрицы компании Xilinx, завоёвывает всё большую популярность на рынке. Вплоть до того, что Microsoft может рассматривать вопрос отказа от этой продукции Intel. Поэтому компания поспешила начать поставки Agilex даже несмотря на то, что они перетягивают на себя часть дефицитных линий по выпуску 10-нм процессоров.

Анонс матриц Agilex состоялся весной этого года. Подробнее о спецификациях трёх семейств Agilex мы рассказывали ровно месяц назад.

Если вкратце, матрицы Agilex представляют собой многокристальные сборки на одной подложке EMIB (embedded multi-die interconnect bridge). Они сочетают массив программируемых вентилей, цифровые сигнальные процессоры с производительностью до 40 терафлопс, память DDR4 или HBM2, высокоскоростные интерфейсы 112 Гбит/с на линию, что даёт возможность организовать порты 400 Gb.

Ещё одной интересной особенностью Agilex можно считать аппаратную поддержку вычислений bfloat16, нового формата хранения чисел, сочетающего необходимый уровень точности со скоростью вычислений. Поддержка bfloat16 нужна для машинного обучения и ИИ. 

По словам Intel, 10-нм матрицы Agilex до 40  % быстрее справляются с задачами, чем предыдущее 14-нм поколение матриц Intel Stratix 10. Как вариант, производительность можно сохранить на прежнем уровне, но на 40 % снизить потребление платформы.

В целом матрицы Agilex обещают привнести в индустрию гибкость ПЛИС (и платформ), в сочетании с низким потреблением и высокой производительностью «почти как» у заказных БИС (ASIC).

Платформы на Agilex первыми воплотят в жизнь когерентный интерфейс Compute Express Link (CXL) и шину PCIe 5.0. Это важный момент в решениях для обработки данных в сетях 5G, ИИ и машинного обучения.

Постоянный URL: http://servernews.ru/993272
22.08.2019 [06:42], Андрей Созинов

Xilinx Virtex UltraScale+ VU19P: самая большая в мире FPGA с 9 млн логических элементов

Компания Xilinx анонсировала Virtex UltraScale+ VU19P — самую большую программируемую логическую интегральную схему (вентильную матрицу) FPGA, которая содержит в себе 9 миллионов логических элементов.

Помимо 9 млн логических элементов, Virtex VU19P имеет восемь каналов для подключения оперативной памяти DDR4 с общей пропускной способностью 1,5 Тбит/с, восемьдесят приёмопередатчиков с пропускной способностью 4,5 Тбит/с, а также 2072 входов-выходов GPIO. Заметим, что предшественник новинки — Virtex UltraScale 440 — также был самой большой FPGA с 5,5 млн логических элементов.

Xilinx позиционирует Virtex VU19P в качестве решения для разработки различных однокристальных платформ (SoC) и ASIC. С помощью новинки можно эмулировать различные решения, создавать их прототипы или тестировать работоспособность. Также Virtex VU19P позволит разработчикам приступить к созданию ПО ещё до того, как сама SoC будет произведена. Помимо этого, Virtex VU19P может применяться в различных других областях, например, в качестве основы для ускорителей вычислений для ЦОД.

Новая FPGA будет производиться по 16-нм техпроцессу на мощностях компании TSMC. Он содержит 35 млрд транзисторов. Стоит отметить, что Virtex VU19P на самом деле состоит из четырёх прямоугольных кристаллов, которые соединены через интерпозер. Собственно, в этом нет ничего удивительного, ведь чип Virtex VU19P слишком большой, чтобы быть монолитным кристаллом — его площадь составляет около 900 мм2. Заметим, что самым большим 16-нм монолитным кристаллом на текущий момент является графический процессор NVIDIA V100 площадью 815 мм2.

Xilinx пока только анонсировала Virtex UltraScale+ VU19P, а выход продуктов с ним запланирован на осень будущего года.

Постоянный URL: http://servernews.ru/992831
07.08.2019 [21:05], Геннадий Детинич

Оружие победы? ― Xilinx представила FPGA-ускорители Alveo U50

Второй крупнейший игрок на рынке программируемых матриц компания Xilinx представил новые ускорители на ПЛИС модели Alveo U50. Ускорители выполнены в формфакторе PCIe-адаптеров с низким профилем и занимают на материнской плате один слот. До этого в семействе продуктов Alveo были представлены лишь двухслотовые модели, требующие дополнительного питания PCIe. Устройства построены на 16-нм чипах с архитектурой FPGA UltraScale+.

Адаптеры Xilinx Alveo U50 питаются исключительно через слот и свободны от подключения дополнительных разъёмов, что, безусловно, означает пониженное потребление и меньшую производительность. Но эти жертвы могут окупиться сполна. Ускорители Alveo U50 можно установить практически в любой сервер, где есть хоть один свободный слот PCIe. Это решение может стать массовым и оказаться тем камешком с горы, который вызовет лавину интереса к продукции Xilinx и экосистеме ИИ-платформ компании. Фактически Alveo U50 могут стать для Xilinx оружием победы, как бы громко это ни звучало.

Отказ от дополнительного питания свёл пиковое потребление адаптера Alveo U50 до 75 Вт или до номинального значения 50 Вт. Тем самым адаптер Xilinx оказался конкурентом NVIDIA Tesla T4 и предназначен для платформ ИИ с функцией принятия решений. Это могут быть как локальные (пограничные) системы, так и облачные. Компания Xilinx активно работает с облачным сервисом Amazon (AWS) и предоставляет драйверы, компиляторы и другие необходимые программные компоненты.

Интерфейс Xilinx Alveo U50 ― это PCI Express 4.0 с поддержкой спецификаций CCIX. В семействе ускорителей Alveo шину PCIe 4.0 и CCIX поддерживает только старшее решение Alveo U280. Это ещё один плюс в копилку преимуществ младшего и, как надеются в Xilinx, массового решения. Другим преимуществом стало использование в качестве бортовой памяти массива HBM2 объёмом 8 Гбайт с пропускной способностью до 460 Гбайт/с. Адаптеры U200 и U250 используют память DDR4, которая дешевле, но не так быстра.

Наконец, адаптеры Alveo U50 поддерживают протокол NVMe-oF. Это означает, что адаптер снимает с процессора задачу по обслуживанию передачи пакетов данных и обеспечивает минимальные задержки при работе с данными ― на уровне обмена с прямым подключением, хотя может находиться удалённо. Сетевой разъём у адаптера, кстати, QSFP28, который позволяет обмениваться данными со скоростью до 100 Гбит/с. Также предусмотрена модификация Alveo U50DD с двумя портами QSFP28. О цене вопроса не сообщается, но будет явно не выше цен на адаптеры NVIDIA Tesla T4.

Постоянный URL: http://servernews.ru/992007
06.08.2019 [19:09], Алексей Разин

Серверы HPE получат новейшие FPGA-ускорители Intel PAC D5005

Корпорация Intel давно, но с переменным успехом пытается снизить степень зависимости от сегмента ПК, и программируемые матрицы считаются одним из главных направлений диверсификации бизнеса. Покупка компании Altera в 2015 году позволила Intel обзавестись хорошим инженерным потенциалом в данной сфере, и пока новый владелец бизнеса старается всячески расширять применение FPGA.

В частности, на этой неделе Intel объявила о расширении сотрудничества с Hewlett Packard Enterprise, в рамках которого специализированные ускорители Intel PAC D5005 будут предлагаться в составе серверных систем серии HPE ProLiant DL3809 десятого поколения.

Источник изображения: Intel

Источник изображения: Intel

Для Intel это уже вторая модель специализированных ускорителей серии PAC (Programmable Acceleration Card), которые призваны на программном уровне работать в связке с центральными процессорами, но конструктивно устанавливаются в свободный слот PCI Express 3.0 x16.

Своей компоновкой плата расширения Intel PAC может напоминать видеокарту, но это лишь поверхностное впечатление. Она тоже занимает пространство двух слотов расширения и оснащается восьмиконтактным разъёмом дополнительного питания, но вентиляторов в системе охлаждения не имеет. Вместо этого обдув радиатора осуществляется вентиляторами, установленными в корпусе сервера. Для компонентов такого класса данное решение является общепринятым. К слову, значение TDP этой платы достигает 215 Вт.

Источник изображения: Intel

Источник изображения: Intel

На самой плате, помимо программируемой матрицы Intel Stratix 10 SX с 2,8 млн логических элементов, предусмотрено место для четырёх слотов DIMM под установку модулей памяти типа DDR4-2400. Их совокупный объём достигает 32 Гбайт (4 × 8 Гбайт). Есть на плате и твердотельная память объёмом 2 Гбайт. На задней панели в окружении вентиляционных прорезей расположилась пара сетевых портов QSFP28 с пропускной способностью 100 Гбит/с. Для программирования платы там же расположен порт micro-USB 2.0. Габаритные размеры платы не превышают 126,4 × 267,3 × 36,1 мм, масса не превышает 1 кг. На сайте HPE плата Intel PAC D5005 уже доступна для заказа, но цена не разглашается.

Постоянный URL: http://servernews.ru/991976
24.07.2019 [19:19], Геннадий Детинич

FPGA Intel Agilex обрастают подробностями и готовятся к выходу

Совсем скоро ― ещё до окончания сентября ― компания Intel начнёт коммерческие поставки нескольких семейств новых 10-нм ПЛИС Agilex. Часть из этих матриц с ядрами ARM Cortex-A53 уже поддерживаются ядром Linux 5.2, вышедшем в десятых числах июля. Новинки представлены в трёх семействах: F, I и M.

Матрицы Agilex F-Series FPGA нацелены на широкий спектр задач в составе сетевых устройств, пограничных (edge) платформ и ЦОД. Сильной стороной этих решений станут четыре интегрированных ядра ARM Cortex-A53, упрощающих работу с устройством. 

Матрицы Agilex I-Series оптимизированы для работы с высокоскоростными процессорными интерфейсами, в частности, с шиной Compute Express Link на основе физического уровня PCIe 5.0. Они смогут работать с процессорами Intel Xeon в когерентном режиме, обслуживая с минимальными задержками вычисления высокой интенсивности.

Третье семейство ПЛИС в лице Agilex M-Series также поддерживает когерентность и оптимизировано для интенсивных расчётов + имеет поддержку памяти HBM, DDR5-4400 и Intel Optane DCPMM.

Модельный ряд матриц Intel Agilex F-series SoC FPGA состоит из семи представителей. Ключевые характеристики семейства включают четыре 64-бит ядра ARM Cortex-A53 с частотами до 1,5 ГГц с 32 Кбайт кешем для данных и адресов, сопроцессор NEON, 1 Мбайт кеш-памяти L2, поддержку DMA (прямого доступа к памяти), блок управления системной памятью, блок согласования кешей, контроллер памяти, 2 USB 2.0, 3 Gigabit EMAC, 2x UART x2, 4x SPI, 5x I2C, 7 таймеров общего назначения, 4 контрольных таймера (слежения).

Матрицы поддерживают память DDR4-3200, QDR IV и RLDRAM 3. Блок FPGA содержит от 392 тыс. до 2,292 млн логических элементов. Расчёты с одинарной точностью Intel Agilex F-series могут выполнять с производительностью от 1,7 до 11,8 терафлопс.

Intel Agilex F-series SoC FPGA поддерживает SerDes-интерфейсы 58 Гбит/с. Шина PCI Express может быть представлена либо блоком с поддержкой PCIe 4.0 x16, либо двумя PCIe 4.0 x8, либо четырьмя PCIe 4.0 x4. Блоков с шиной Ethernet с поддержкой 10/25/50/100/200/400G Ethernet MAC + FEC может быть от двух до четырёх.

Матрицы Intel Agilex I-series SoC FPGA пока представлены только в двух вариантах. Каждая из них включает по четыре 64-битных ядра ARM Cortex-A53 с частотами до 1,5 ГГц. Основной состав Intel Agilex I-series такой же, как Intel Agilex F-series. Исключение ― программируемых вентилей больше: от 2,2 млн до 2,692 млн. Производительность вычислений с одинарной точностью лежит в диапазоне от 9,4 до 11,8 Тфлопс. Матрицы Intel Agilex I оснащены SerDes-интерфейсом со скоростью 112 Гбит/с. Также к блоку контроллера PCIe 4.0 x16 (x8 или x4) добавлен блок контроллера PCIe 5.0 в аналогичных конфигурациях (x16, x8 или  x4).

Agilex M-Series SoC FPGA отличаются от I-series увеличенным числом вентилей — минимум 3 млн. Точных данных об особенностях этого семейства пока нет. Отмечается лишь производительность на уровне 40 Тфлопс для расчётов FP16 и bfloat16. Также говорится о поддержке до четырёх сетевых интерфейсов 400 GbE или восьми 200 GbE. 

Постоянный URL: http://servernews.ru/991264
05.07.2019 [14:14], Сергей Юртайкин

IBM прекратила выпуск и поддержку Netezza: крах FPGA-надежд для анализа больших данных

Корпорация IBM свернула весь бизнес, связанный с разработкой программно-аппаратных комплексов для хранения и анализа данных Netezza. Этот бренд официально покинул рынок 30 июня 2019 года. С этого же дня прекращена и поддержка уже выпущенного оборудования, а создание новых продуктов фактически закончилось ещё в 2014 году. Пользователям Netezza IBM предлагает использовать Integrated Analytics System.

Компания Netezza, основанная в 1999 году, создавала кластеры серверов реляционных баз данных, обеспечивающие массово-параллельную обработку. Особенностью продуктов было использование программируемых вентильных матриц (FPGA) на узлах обработки данных, обеспечивающих сжатие и фильтрацию данных и тем самым позволяющих снизить издержки на хранение и операции ввода-вывода.

После того, как IBM приобрела Netezza за $1,7 млрд в 2010 году, создаваемые по заказу серверы Netezza были заменены на стандартные блейд-системы, но модули с FPGA остались. За время своего существования Netezza выпустила три семейства комплексов: Skimmer (N100-1), TwinFin (N1001) и Striper (N2001).

По мнению технического директора немецкого разработчика СУБД Exasol Матиаса Голомбека (Mathias Golombek), бренд Netezza был закрыт потому, что IBM больше не могла продавать сложное специализированное оборудование по высоким ценам, так как оно не было востребовано среди клиентов. А обеспечить масштабирование и адаптацию для широкого круга пользователей, в особенности в облачном окружении, не удалось. 

Постоянный URL: http://servernews.ru/990258
26.04.2019 [21:55], Геннадий Детинич

Intel и Arrow провели первый в России совместный FPGA-семинар

На днях в России прошёл первый совместный семинар компаний Intel и Arrow Electronics — крупного дистрибьютора электронных компонентов. Формальное название мероприятия: «Intel FPGA Forum». Intel, как мы можем наблюдать, к теме продуктов с использованием программируемых матриц (ПЛИС) относится более чем серьёзно. Так, в начале апреля стало известно, что на смену семействам матриц Arria/Stratix идут 10-нм ПЛИС семейства Agilex. Новые решения станут более производительной и эффективной основой как для пограничных вычислений (IoT, умные вещи), так и для ЦОД (аналитика, ML и ИИ). Но всё богатство возможностей ничего не стоит без обучения и популяризации. Intel и Arrow намерены восполнить этот пробел и будут продолжать продвижение решений и платформ FPGA в дальнейшем.

В мероприятии приняли участие представители компаний-разработчиков решений на основе Intel FPGA: Molex, ReflexCES, Алмаз-СП (Euler project). Семинар сопровождался мини-выставкой продуктов и разработок участников мероприятия и партнёров. Ниже мы представим небольшой фотоотчёт со стендов семинара. Новое поколение FPGA Agilex в «кремнии» появится только через несколько месяцев, поэтому пока актуальными остаются решения преимущественно на предыдущих матрицах компании: Arria 10, Stratix 10 и Cyclone 10.

Помимо аппаратной части разговор шёл о программной поддержке разработчиков и платформ для проектирования: от создателей аппаратуры и RTL-программистов до разработки на языках высокого уровня. Речь шла о пакетах Intel Quartus Prime, Intel FPGA SDK для OpenCL, Intel DSP Builder и Intel High Level Synthesis Compiler. Основной фокус компании прежний — Intel хочет упростить разработку для FPGA в контексте давнего стремления унифицировать процесс создания и портирования ПО для многочисленных аппаратных платформ компании. В скором времени Intel сделает большой анонс на эту тему. 

Разработанные в России ускорители на базе Intel FPGA Arria 10 и специализированный обучающий курс для инженеров представила компания «Алмаз-СП» (Euler Project). Решения  «Алмаз-СП»используются отечественными компаниями: телеком-операторами, операторами дата-центров и облачными провайдерами. В частности, в рамках Selectel Lab доступны для тестирования карты Euler. 

Постоянный URL: http://servernews.ru/986550
02.04.2019 [20:00], Геннадий Детинич

Высокоточное оружие второго поколения: Intel представила 10-нм FPGA Agilex

Intel давно экспериментирует с интеграцией в процессоры и платформы программируемых матриц ПЛИС (FPGA). Но по-настоящему компания развернулась только после поглощения разработчика ПЛИС Altera в 2016 году. К сожалению для обеих компаний, выпуск первого поколения совместных продуктов семейства Stratix был задержан, поскольку Intel столкнулась с проблемами при освоении техпроцесса с нормами 14 нм. Техпроцесс с нормами 10 нм тоже сопровождался... шероховатостями, но свет в конце тоннеля уже виден. Спешит компания или нет, однако сегодня она решилась представить ПЛИС и продукты второго поколения FPGA — семейство 10-нм матриц Agilex.

Личный курс Intel и всей индустрии, связанной с обработкой массивов данных, представлен как движение в сторону мира, вращающегося вокруг обработки данных. Растущее разнообразие данных и видов их обработки означает, что вычислительные платформы общего назначения перестали удовлетворять требованиям со стороны заказчиков. Клиенты требуют целевого соответствия вычислительных ресурсов задачам всех рангов: от пограничных (edge) вычислений до центров обработки данных. Периферия должна максимально эффективно и с минимальными задержками обработать первичную (сырую) информацию широкого спектра, сетевые устройства обязаны по-умному распорядиться потоками данных, а ЦОД должны подстроиться под тип обрабатываемых данных. Без этого информационное цунами рано или поздно накроет всех и каждого. И не стоит относиться к этому, как к какой-то мелочи или издержкам. Отказ, потеря или невозможность своевременной обработки данных, например, могут привести к катастрофе с жертвами на производстве или на транспорте.

Для решения проблемы оптимизации «железа» под рабочие вычислительные нагрузки компания Intel в который раз предлагает сочетать в одном корпусе элементы заказных решений (ASIC) и массивы программируемых вентилей (ПЛИС). Для достижения максимальной гибкости аппаратной части в решение встраивается блок ПЛИС, а чтобы не тратить лишних вычислительных ресурсов и энергии на работу с периферией и на вычисления общего порядка в чип встраиваются заказные блоки ASIC. В новом семействе ПЛИС Intel Agilex все эти наработки подняты на новую высоту. Можно сказать, что это высокоточное оружие в мире обработки данных, которое заточено на выполнение той задачи, решить которую необходимо здесь и сейчас.

В основе ПЛИС Agilex лежит идея чиплетов ― конструктора из базовых и специализированных блоков Intel и партнёров. Массив ПЛИС выпускается по самому современному 10-нм техпроцессу, а чиплеты могут быть хоть 22-нм или даже выпущенные по более старому техпроцессу. По сравнению с ПЛИС предыдущего поколения компания Intel обещает до 40 % увеличение производительности, экономию потребления (до тех же 40 %) и производительность до 40 терафлопс.

Матрицы нового поколения подойдут для инфраструктуры связи 5-го поколения (5G), облачные услуги станут ещё гибче, производительнее и более ёмкими, пограничные вычисления встретят растущие требования к обработке сырых данных ― это радары (оборона), индустрия 4.0, обработка видео с камер наблюдения и другое, а крупный бизнес получит инструменты для анализа финансовых рисков в реальном времени. Не забыта и наука. Работа с геномом ― это наше всё.

В плане гибкости использования чиплетов компания Intel обещает не ограничивать фантазию разработчиков. В матрицы Agilex можно встроить всё, что пожелает заказчик. Между собой чиплеты и массив ПЛИС будут соединяться с помощью сравнительно простой в изготовлении технологии Intel EMIB (Embedded Multi-die Interconnect Bridge). 

Одной из самых интересных особенностей ПЛИС Agilex обещает стать технология когеретности кеша и памяти матриц и процессоров Intel Xeon. Нечто подобное есть у ARM и этот же принцип пытаются внедрить в новых спецификациях для отраслевых стандартов работы с ускорителями в различных платформах, например, в CCIX. Но пока кто-то обещает, Intel сделала.

Сетевая периферия и интерфейс для контроллеров тоже на высоте. Матрицы Agilex получат интерфейс для обмена данными на скорости до 112 Гбит/с. Для внешних устройств будут предлагаться блоки PCI Express 4.0 и 5.0, а также поддержка Compute Express Link (CXL). 

Конфигурируемые цифровые сигнальные процессоры (DSP) в составе матриц ПЛИС Agilex можно будет настроить на обработку данных в зависимости от типа, что обещает ускорить работу с разными моделями машинного обучения и ИИ. Настройка включает обработку с одинарной точностью вычислений (FP32), половинной (FP16), а также BFLOAT16 (когда данные FP32 фактически усекаются до последовательностей FP16 с ростом производительности без существенной потери в точности FP32). Наконец, поддерживается обработка INT8 и данных с промежуточной точностью: от INT2 до INT7.

Семейство ПЛИС Intel Agilex разделено на три категории продуктов. Самыми младшими будут матрицы серии F ― это решения для широкого спектра продукции. Серия I станет подспорьем для обработки массивных потоков данных с акцентом на сетевую инфраструктуру. Серия M ― это база для высокопроизводительных вычислительных нагрузок. Именно она получит весь спектр новейших технологий, куда войдут и работа с памятью HBM, и поддержка продуктов Intel Optane, и другое. Программные инструменты для работы с матрицами Agilex компания предоставит в текущем месяце, а поставки матриц начнутся в течение третьего квартала этого года.

К программным инструментам компания Intel относит пакет oneAPI. Разработка решений с его использованием обещает ускорить создание, тестирование и выпуск решений на базе платформы Agilex, куда также можно будет включать блоки партнёров, а не только самой Intel. Кроме того, Intel давно взяла курс на унификацию средств разработки, что позволит в итоге портировать один и тот же код без значительных модификаций на все вычислительные платформы компании. 

Матрицы Agilex представлены в рамках большого весеннего обновления решений Intel для ЦОД. Одновременно с ними компания представила две серии процессоров — Intel Xeon D 1600 и Intel Xeon Cascade Lake SP и AP — и 100GbE-решения Intel Ethernet 800 Series.

Кликните по изображению продукта для перехода в соответствующий раздел/материал
Постоянный URL: http://servernews.ru/985043
22.11.2018 [20:30], Андрей Созинов

Xilinx показала новые ускорители вычислений и «умные» SSD на чипах FPGA

На выставке SC18, которая на прошлой неделе состоялась в Далласе, штат Техас, было показано множество продуктов, использующих FPGA-матрицы от компании Xilinx. Среди них оказались фирменные ускорители вычислений и системы на их основе, а также новые «умные» твердотельные накопители SmartSSD.

На своём собственном стенде Xilinx продемонстрировала новейший ускоритель вычислений Alveo U280. Он построен на 16-нм FPGA-матрице с архитектурой Xilinx UltraScale. Её дополняет 8 Гбайт памяти HBM2 с пропускной способностью 460 Гбайт/с и два модуля памяти DDR4 по 16 Гбайт каждый. Также отметим использование интерфейса PCI Express 4.0 x8 и поддержку CCIX.

Напомним, что платформа CCIX разрабатывается для обеспечения связи между абсолютно всеми компонентами системы, которые не сочетаются напрямую. И теперь она получила реализацию в кремнии. Также отметим, что сейчас консорциум CCIX активно продвигает свой стандарт, и на многих стендах SC18 были замечены решения, использующие его.

Как и другие ускорители серии Alveo, новый Alveo U280 предназначен для центров обработки данных. По словам производителя, ускорители на FPGA способны наилучшим образом подстраиваться под те задачи, выполнение которых на него возложено, что в результате делает их универсальным решением. Здесь сразу стоит отметить, что Xilinx сейчас активно работает над средствами разработки и стремится сделать их как можно проще, чтобы облегчить работу с её ускорителями, дав возможность сборки кода  C/C++/OpenCL для FPGA. Это один из главных моментов в борьбе с Intel, которая давно занимается аналогичными компиляторами для продуктов Altera. 

Возможно, в том числе и по этой причине ускорители на базе FPGA от Xilinx получают всё большее распространение. В том числе в облаках: у Amazon уже есть Ryft, а Microsoft планирует внедрить продукты компании в Azure. На SC18 оказалось непривычно много решений с платами Alveo, которые производители готовы предлагать заказчикам в составе своих систем наряду с Altera или даже в качестве альтернативы NVIDIA, так как последние решения компании оптимизированы и для работы с ИИ. 

Главной новинкой на стенде Xilinx стали так называемые SmartSSD, созданные совместно с Samsung. Данные «умные» накопители сочетают в себе однокристальную платформу с FPGA под названием Xilinx ZU19EG MPSoC, а также оперативную память (DDR или HBM), ну и, конечно же, саму твердотельную память V-NAND от Samsung. Ключевое отличие от обычных SSD в том, что SmartSSD сам частично занят вычислениями и обработкой данных, так сказать, не отходя от кассы. Такой подход обсуждается годами, но только сейчас получил хорошую реализацию в «железе».  

Строго говоря, это не первая попытка совместить SSD и FPGA в «одном флаконе» — такие решения ещё два года назад демонстрировала компания Smart IOPS, но они были ориентированы скорее на оптимизацию потоков данных, обращений к накопителю и предварительной выборке. Понятно, что полностью всю обработку данных переложить на плечи SmartSSD нельзя, но вполне стандартные операции шифрования, архивирирования, дедупликации ему под силам. Кроме того, разработчики упоминают ещё и (де)кодирование видео или работу с ИИ. В любом случае важно то, что таким образом можно существенно снизить обмен между накопителем и остальной системой, так как передаваться будут уже предобработанные данные + значительно сокращается путь самих данных в сравнении с установленными порознь SSD и FPGA. 

На стенде с этим SmartSSD свои решения демонстировала компания Bigstream, которая занимается акселерацией работы с базами данных и BigData-системами с помощью FPGA и GPU. Конкретный пример — значительное ускорение комплексной выборки данных из Spark за счёт обработки записей на FPGA. Отдельно отмечается, что для конечных пользователей всё это происходит прозрачно, так как слой оффлоада задач лежит ниже, на уровне фреймворка или драйвера БД. Похожие решения для гетерогенных вычислений, в том числе в облаках, совместно с Xilinx предлагает и BLACKLYNX. К слову, обратите внимание на слайд выше. С накопителем Samsung PM983 мы уже знакомы — это «линеечный» SSD формата NF-1. А вот PM983F, похоже, тот же SSD, но с FPGA на борту. 

Были показаны также и «умные» сетевые адаптеры, оснащённые FPGA-матрицами Xilinx. Например, решение от Mellanox Technologies под названием Innova-2, которое было впервые представлено ещё год назад. Затея, в целом, та же, что у SmartSSD: переконфигурируемость и предварительная обработка данных на лету. 

Huawei также создаёт ускорители на FPGA от Xilinx

Huawei также создаёт ускорители на FPGA от Xilinx

Как и говорилось в самом начале, на выставке было показано множество продуктов, использующих FPGA-матрицы Xilinx. Отдельного внимания заслуживает сотрудничество AMD и Xilinx, которое началось не так давно, но уже в следующем году может принести довольно интересные плоды.

На стенде AMD была показана разрабатываемая платформа на базе процессора EPYC «Rome» и ускорителей Xilinx Alveo с интерфейсом PCIe 4.0. Также эта платформа может иметь твердотельные накопители Samsung с NVMe PCIe 4.0, InfiniBand-карту Mellanox с пропускной способностью 200 Гбит/с и сетевой адаптер Ethernet Broadcom Thor, также со скоростью 200 Гбит/с. Отдельно стоит обратить внимание, что здесь нет компонентов от Intel и NVIDIA: CPU, накопителей, интерконнекта и ускорителей. Кроме того, AMD может предложить и собственные Instinct'ы для вычислений. 

Постоянный URL: http://servernews.ru/978525
14.11.2018 [15:29], Геннадий Детинич

Micron и Achronix сообщили о разработке первых в мире ПЛИС с поддержкой GDDR6

Относительно небольшой игрок на рынке программируемых матриц FPGA американская компания Achronix сообщила о планах представить первые в индустрии матрицы ПЛИС с поддержкой памяти GDDR6. Поскольку сегодня единственным производителем GDDR6 в коммерческих объёмах является компания Micron, то выбор стратегического партнёра для Achronix был очевиден. Компании выпустили совместный пресс-релиз, в котором объявили о создании доступной по цене альтернативы матрицам ПЛИС с поддержкой памяти HBM.

Матрицы ПЛИС с поддержкой памяти HBM и HBM2 уже выпускают лидеры отрасли компании Altera (Intel) и Xilinx. Интересно, что актуальные матрицы Achronix Speedster22i тоже выпускает компания Intel (с использованием техпроцесса 22 нм). Но уже матрицы Achronix следующего поколения будут выпускаться на линиях компании TSMC с использованием 7-нм техпроцесса, что добавит немного негатива как контрактному производству Intel, так и конкурирующим ПЛИС-разработкам Altera.

Будущие 7-нм матрицы Achronix в зависимости от решаемых задач будут поддерживать от 1 до 8 чипов памяти GDDR6. Тем самым адресуемый объём памяти для каждой из этих матриц составит от 8 Гбит (1 Гбайт) до 128 Гбит (16 Гбайт). С учётом пропускной способности актуальных серийных образцов памяти GDDR6 компании Micron на уровне 16 Гбит/с, совокупная скорость интерфейса памяти у новых матриц Achronix будет достигать 4 Тбит/с. Это всего лишь вполовину меньше, чем в случае работы интерфейса HBM2 в наборе из четырёх 8-Гбайт стеков (чипов).

Тем самым Achronix намерена представить доступную по цене альтернативу памяти HBM в платформах для задач с машинным обучением, искусственным интеллектом, для обработки больших данных и многого другого, включая оснащение бортовых систем автомобилей с автопилотами производительными и менее дорогими решениями. К тому же, матрицы ПЛИС с памятью HBM сами по себе дороже в производстве, поскольку требуют установки на общий мост-подложку с памятью. В такой ситуации предложение Achronix способно найти горячую поддержку среди производителей «когнитивного» оборудования разного уровня сложности. Правда, Achronix не раскрывает, когда её новая продукция будет доступна для заказа.

Постоянный URL: http://servernews.ru/978176
Система Orphus