Материалы по тегу: fpga

24.11.2020 [18:54], Илья Коваль

«ВКонтакте» использует FPGA Intel Arria для обработки изображений на лету

Год назад на Intel Experience Day 2019 «ВКонтакте» поделилась результатами первых экспериментов по использованию FPGA-ускорителей для обработки изображений на лету. За прошедшее время компания внедрила ПЛИС в свою инфраструктуру, ускорив работу и сэкономив место в хранилище, где уже находится 1,2 Эбайта различного контента.

У «ВКонтакте» почти 100 млн активных пользователей, которые ежеминутно загружают порядка 100 Гбайт изображений. Для каждого из них после загрузки генерируется более десятка копий различных формата и размера, которые используются в разных частях социальной сети. Основная проблема в том, что на таких масштабах все эти дополнительные изображения отъедают очень много места — до двух третей от общего объёма.

Оптимальнее было бы генерировать их на лету, однако это очень существенная вычислительная нагрузка. Тестовые машины с Intel Xeon E5-2620 v4, которые на тот момент составляли значительную часть серверного парка, могли обработать до 200-220 изображений в секунду, чего явно было недостаточно. Поэтому и было принято решение попробовать для решения этой задачи FPGA, в данном случае это Arria 10.

Теперь изображения с нужными характеристиками можно сформировать, указав параметры в URL. Если оно уже не закешировано на одной из конечных точек для отдачи контента, то запрос уходит «вниз» и из хранилища (а это более 10 тыс. серверов) извлекается оригинал и отправляется на FPGA-ферму, которая состоит всего из 20 серверов с ПЛИС, которых достаточно для удовлетворения всех запросов. На FPGA изображения конвертируются и отправляются «наверх», где кешируются и отдаются клиенту.

Основными форматами, с которыми работает FPGA-ферма, являются JPEG и WebP, но компания рассматривает и другие, более современные. Кроме того, VK планирует изучить возможности FPGA для декодирования медиафайлов, сжатия данных (zstd) со стороны хранилища, а также опробовать в деле более современные модели ПЛИС.

Постоянный URL: http://servernews.ru/1026193
19.11.2020 [22:01], Алексей Степин

SC20: AMD ROCm объединит CPU, GPU и FPGA Xilinx

В настоящее время можно сказать, что вычислительные устройства различных типов — ЦП, графические процессоры, ПЛИС, DPU и другие ускорители — существуют практически отдельно друг от друга. И каждый случай, требующий их совместной работы, приходится рассматривать отдельно. Однако будущее за конвергенцией: куда проще и выгоднее иметь единую открытую программную платформу, позволяющую легко комбинировать различные ускорители, составляя из них систему, способную оптимально решать поставленные перед ней задачи.

Intel продвигает oneAPI как единую, универсальную платформу для разработки под все вычислительные платформы сразу. У AMD же есть проект ROCm, который позволяет объединить усилия CPU и GPU, а теперь — хотя сделка до конца не закрыта — FPGA Xilinx. На SC20 компании провели первую демонстрацию работы.

Ускорители Xilinx Alveo, как, впрочем, и любые ускорители на базе достаточно сложных ПЛИС, имеют широчайший спектр применения, от чисто вычислительных задач до вспомогательных, вроде обслуживания «умных» сетевых соединений и работы в качестве «сопроцессора данных» (DPU). Суть проведённой AMD демонстрации в том, что за счёт службы трансляции адресов PCIe (Address Translation Service, ATS) платы Alveo получают доступ к ресурсам памяти других устройств, будь то системные процессоры или ГП-ускорители.

Платформа AMD ROCm позволяет унифицировать такие процессы, как обнаружение и резервирование ресурсов ПЛИС в ускорителях Alveo. При этом обеспечивается безопасная изоляция ресурсов памяти для каждого пользователя, синхронизация ускорителей Alveo и Instinct, а за распределение нагрузки пользовательских запросов используется тот же механизм, что и для плат Instinct.

Такой подход должен действительно упростить и унифицировать создание HPC-систем нового поколения, которые будут сочетать в себе ускорители различных типов. Подробнее о технологии ROCm можно узнать на сайте AMD. Поскольку платформа является открытой, следует ожидать появления нового кода и в репозиториях ROCm на GitHub.

Постоянный URL: http://servernews.ru/1025811
18.11.2020 [20:31], Алексей Степин

Intel упрощает вход в мир FPGA и ASIC с платформой OFS и eASIC N5X

Программируемые логические интегральные схемы обеспечивают наивысшую гибкость реализации IP-блоков, поскольку из элементов ПЛИС можно создать практически что угодно. Однако они же и гарантируют максимальную сложность разработки. Вполне естественно, что крупные производители ПЛИС стараются снизить порог входа для разработчиков, дабы сделать свою продукцию более популярной. На мероприятии Intel FPGA Day корпорация анонсировала два новых продукта, призванных упростить разработку новых решений на базе ПЛИС, а также перенос уже созданных решений на «фиксированный кремний», чипы ASIC.

Наибольшую гибкость в программном отношении демонстрируют классические центральные процессоры, однако в ряде задач их производительность, как пиковая, так и удельная, оставляет желать лучшего. Менее универсальны и более быстры в этом плане процессоры графические, однако у них есть свои ограничения. Меньше всего ограничений у ПЛИС, однако начать использовать их существенно сложнее, нежели ЦП или ГП.

Помимо построения логической структуры, требуется реализовывать и базовые элементы — работу с памятью и внешними интерфейсами, например, PCI Express или Ethernet. Одной из первых, кто упростил разработчикам эти задачи, стала Xilinx, которая в прошлом году предложила набор стандартных IP-блоков для вышеописанных целей, но по-настоящему модульную FPGA-платформу представила сегодня Intel.

Intel Open FPGA Stack: программные и аппаратные компоненты

Intel Open FPGA Stack: программные и аппаратные компоненты

Полное название новой концепции звучит как Intel Open FPGA Stack, сокращённо OFS. Это полноценная программно-аппаратная платформа, позволяющая разработчикам использовать готовые модульные компоненты Intel для реализации базовых возможностей ПЛИС. Можно разрабатывать и собственные IP-модули для работы с памятью или PCIe, но те, кто желает сконцентрироваться на разработке специфических ускорителей и не тратить время и ресурсы на базовые вещи, теперь смогут это сделать благодаря Intel OFS.

В программной части OFS, а именно в самих модулях базовой функциональности, используется открытый код, что благотворно должно сказаться на популярности новой платформы. Более того, имеется поддержка и в основной ветке ядра Linux, что должно ещё более расширить область применения ПЛИС-платформ Intel. Не всегда, однако, сложные и дорогие ПЛИС оптимальны — и тут на сцену выходит вторая анонсированная новинка, Intel eASIC N5X.

ПЛИС обеспечивают максимальную гибкость и позволяют создавать действительно универсальные ускорители, но платить за это приходится как деньгами, так и энергопотреблением. В ряде случаев, когда смена конфигурации ускорителя не требуется, выгоднее обойтись фиксированной реализацией функций в чипах ASIC. И здесь поглощение eASIC, ведущего поставщика структурированных ASIC, которое произошло ещё в 2018 году, начинает приносить свои плоды.

Новые 16-нм чипы серии eASIC N5X представляют собой переходное звено от полноценных ПЛИС к классическим ASIC. Они дешевле и потребляют вдвое меньше энергии, однако позволяют реализовывать достаточно сложные решения: флагманский вариант имеет 8,8 млн. ASIC-эквивалентных структур, 229 Мбит двухпортовой памяти и 20 Мбит для 128-байтных регистровых файлов. Также он может нести до 80 трансиверов 32,44 Гбит/с и имеет четыре фиксированных вычислительных ядра ARMv8.

Характеристики семейства eASIC N5X

Характеристики семейства eASIC N5X

В eASIC N5X компания-разработчик серьезное внимание уделила вопросам безопасности: в составе чипов имеется аппаратный менеджер, пришедший в новую платформу из семейства ПЛИС Intel Agilex. Он реализует такие функции, как безопасная загрузка, аутентификация и защита от взлома. Таким образом, теперь в распоряжении Intel имеется ещё одна платформа, отлично подходящая для быстрой разработки и развёртывания беспроводных сетей 5G RAN.

Более подробную информацию об Intel Open FPGA Stack и eASIC N5X можно получить на сайте Intel: соответствующие анонсы содержат массу полезных контекстных ссылок на ресурсы, посвящённые новинкам.

Постоянный URL: http://servernews.ru/1025702
18.11.2020 [16:58], Сергей Карасёв

Alpha Data представила FPGA-ускоритель ADM-PA100 с ядрами Xilinx Versal AI

Компания Alpha Data анонсировала акселератор с поддержкой адаптивных вычислений ADM-PA100: изделие с настраиваемой архитектурой ввода/вывода предназначено для использования в составе систем высокопроизводительных вычислений, машинного обучения, аналитики сложных данных и пр.

В основу изделия положена платформа Versal AI Core, включающая массив движков Xilinx AI Engines. О возможностях данного аппаратного решения можно подробно узнать в нашем материале. Акселератор ADM-PA100 предлагает возможности адаптивных вычислений и сделан в виде карты расширения, которая может быть установлена в настольную рабочую станцию или стоечный сервер.

Новинка требует для монтажа наличие разъёма PCI Express 3.0 x16. Ускоритель выполнен в виде двухслотовой карты расширения с габаритами 267,2 × 126,3 × 39,9 мм.

Заявленный диапазон рабочих температур простирается от 0 до 55 градусов Цельсия. Более подробно с техническими характеристиками ускорителя можно ознакомиться здесь.

Постоянный URL: http://servernews.ru/1025695
18.11.2020 [15:36], Сергей Карасёв

BittWare представила акселератор IA-840F на основе Intel Agilex FPGA

Компания BittWare, входящая в группу Molex, анонсировала ускоритель IA-840F, рассчитанный на центры обработки данных следующего поколения. Представленное решение, как утверждается, обеспечивает высокий показатель производительности в расчёте на ватт затрачиваемой энергии.

IA-840F — это первый акселератор BittWare, построенное на основе перепрограммируемой вентильной матрицы (FPGA) Intel Agilex. Узнать подробно о данном изделии можно в нашем материале. Напомним, что Agilex сочетает массив программируемых вентилей, цифровые сигнальные процессоры с производительностью до 40 терафлоп, память DDR4 или HBM2, а также высокоскоростные интерфейсы.

Ускоритель BittWare IA-840F построен на матрице Agilex AGF027. Новинка выполнена в виде двухслотовой карты расширения, рассчитанной на установку в разъём PCIe 4.0 х16. Габариты составляют 111 × 266,7 мм.

Для новинки заявлена поддержка унифицированной среды программирования Intel oneAPI. Акселератор будет доступен в модификациях с различным охлаждением — пассивным, активным воздушным и жидкостным. Поставки BittWare IA-840F планируется организовать во втором квартале следующего года. Сведений о цене пока нет. 

Постоянный URL: http://servernews.ru/1025687
11.11.2020 [17:07], Алексей Степин

Умные накопители Samsung SmartSSD с FPGA Xilinx выходят на рынок

Так называемые «вычислительные» или «умные» накопители продолжают покорять рынок. Несколько дней назад компания NGD Systems завершила создание своей серии вычислительных SSD, дополнив существующие модели версией в форматe EDSFF E1.S.

Теперь к поставщикам такого рода решений присоединилась корпорация Samsung, наконец-то начавшая поставки накопителей SmartSSD, в основе которых лежат ПЛИС Xilinx.

Напомним, что сама концепция «умного» SSD проста: это накопитель, несущий на борту помимо традиционного контроллера флеш-массива и достаточно мощный процессор общего назначения, обычно на базе архитектуры ARM. Наличие такого процессора позволяет разгрузить сервер или систему хранения данных от ряда рутинных операций, выполняемых обычно центральными процессорами. Каких именно операций — зависит от программного обеспечения такого SSD.

Подход альянса Samsung и Xilinx к проектированию вычислительных SSD в корне отличается от принятого NGD: в качестве вычислительного ядра в SmartSSD используется не классический процессор, а программируемая логическая матрица Xilinx из серии UltraScale. Программирование для ПЛИС сложнее разработки обычного ПО, но это окупается расширенными возможностями, а в ряде случаев — и более высокой производительностью.

Впервые накопители SmartSSD были продемонстрированы на конференции SC18. Эти прототипы использовали форм-фактор классической платы расширения с разъёмом PCI Express. Это не самый удобный формат для сколько-нибудь масштабных систем хранения данных, поскольку количество слотов PCIe в системе обычно достаточно сильно ограничено, за исключением отдельных специализированных моделей серверов.

Но серийные накопители SmartSSD, которые Samsung, наконец, официально представила, имеют более традиционный форм-фактор U.2. Внутри такой накопитель состоит из двух основных функциональных блоков: обычного массива V-NAND TLC ёмкостью 4 Тбайт с контроллером Samsung и ПЛИС Xilinx Kintex UltraScale+ KU15P, которая имеет собственный пул оперативной памяти объёмом 4 Гбайт. В стандартном серверном корпусе высотой 2U можно разместить до 24 таких накопителей, суммарный объём флеш-массива при этом составит 96 Тбайт.

SmartSSD может работать в качестве классического SSD, но с помощью стандартного стека OpenCL и средств разработки Xilinx разработчик ПО может задействовать и ресурсы набортной ПЛИС для выполнения нужных ему задач. Для реализации различных ускорителей в ПЛИС доступно примерно 330 тысяч логических ячеек из 523 тысяч, имеющихся в составе Kintex UltraScale+ KU15P. В этих ячейках можно создать либо новый вычислительный модуль под уникальные нужды заказчика, либо использовать уже имеющиеся реализации различных ускорителей и вычислительных блоков для ПЛИС.

Некоторые возможности уже доступны в рамках инициативы Xilinx Storage Services, например, IP-блоки для сжатия/декомпрессии и шифрования данных. Но возможности SmartSSD намного шире, и ничто не мешает реализовывать более сложные сценарии обработки данных, вплоть до аналитики баз данных или обработки HDR-видеоконтента.

Накопители SmartSSD хороши ещё и тем, что вычислительные ресурсы СХД, построенной на базе таких SSD, будут расти по мере увеличения количества накопителей. К примеру, компания Lewis Rhodes Labs уже предлагает системы хранения данных NPUSearch, в которых все операции поиска и индексации данных выполняются за счет ПЛИС на борту накопителей. Другой партнёр Xilinx,  Eideticom, сообщает о том, что в их системе, использующей фреймворк NoLoad SSD при коэффициенте сжатия данных 10x загрузка центрального процессора сервера на 70% ниже за счёт использования ресурсов SmartSSD.

К сожалению, несмотря на рост популярности стандарта PCI Express 4.0, в текущей версии Samsung SmartSSD реализована поддержка только PCIe 3.0 в виде стандартных для форм-фактора U.2 четырёх линий с совокупной пропускной способностью 32 Гбит/с. Освоение новых версий PCIe, впрочем, значится в планах альянса Samsung ‒ Xilinx.

Xilinx не без оснований считает, что за вычислительными накопителями будущее. Уже в течение ближайших лет компания ожидает, что на долю таких SSD будет приходиться не менее 5% рынка твердотельных накопителей. В настоящий момент SmartSSD доступны для предварительного заказа, а массовые поставки новинок планируется начать в январе следующего года. Среди других похожих проектов можно упомянуть сопроцессоры и smart-накопители PLIOPS и ScaleFlux для ускорения работы баз данных.

Постоянный URL: http://servernews.ru/1025144
08.11.2020 [13:49], Владимир Мироненко

CyLab Pigasus: самая быстрая в мире open source система обнаружения и предотвращения вторжений

Системы обнаружения и предотвращения вторжений (IDS/IPS) обеспечивают защиту компьютерных сетей, сканируя каждый пакет данных, который проходит через сеть, в поисках признаков любого из десятков тысяч различных типов кибератак, известных на данный момент.

Поскольку скорость Интернета-доступа продолжает расти, увеличивается и количество передаваемых данных. Чтобы не отставать, системы обнаружения вторжений стали превращаться в гигантские серверные комплексы, что привело к увеличению затрат на электроэнергию у организаций, использующих их для защиты своих сетей.

Intel

Intel

Специалисты CyLab, исследовательского центра компьютерной безопасности при Университете Карнеги-Меллона предложили новое решение Pigasus, которое, по их словам, позволит в корне изменить ситуацию в отрасли. Они заявляют, что разработали самую быструю из когда-либо существовавших систем обнаружения и предотвращения вторжений с открытым исходным кодом, способную обеспечивать контроль сети на скорости передачи данных 100 Гбит в секунду с использованием одного сервера.

«То, что раньше было возможно с 100–700 процессорными ядрами и целой стойкой машин, теперь мы можем сделать с пятью процессорными ядрами на одном сервере», — говорит Джастин Шерри (Justine Sherry) из CyLab.

Ключом к успеху исследователей стало использование программируемых вентильных матриц (FPGA). Исследователи запрограммировали FPGA для единственной задачи по обнаружению вторжений и написали те алгоритмы, которые не могут работать на традиционных процессорах, но обеспечивают значительное ускорение при использовании FPGA.

По словам Шерри, в среднем 95 % пакетов данных обрабатываются самой FPGA, а остальные 5 % передаются на обработку центральным процессорам, отсюда необходимость в наличии пяти ядер процессора в системе. «Большую часть работы выполняет FPGA, хотя часть её по-прежнему передается процессорам», — говорит Шерри.

Результатом стала огромная экономия энергии: созданная система обнаружения вторжений на FPGA потребляет в 38 раз меньше энергии, чем сотни процессорных ядер при выполнении той же работы. «Это, как если бы ваш счёт за электричество раньше составлял $100, а теперь он равен $3, — говорит Шерри. — Мы создали одну машину размером с коробку из-под пиццы, чтобы выполнять работу целого комплекса серверов». 

Постоянный URL: http://servernews.ru/1024844
16.10.2020 [23:17], Юрий Поздеев

DPU в стиле Intel: сетевые адаптеры с Xeon D, FPGA, HBM и SSD

Мир сетевых карт становится умнее. Это следующий шаг в дезагрегации ресурсов центров обработки данных. Наличие расширенных возможностей сетевых карт позволяет разгрузить центральный процессор, при этом специализированные сетевые адаптеры обеспечивают более совершенные функции и безопасность. В этой новости мы познакомим вас сразу с двумя адаптерами: Silicom SmartNIC N5010 и Inventec SmartNIC C5020X.

Silicom FPGA SmartNIC N5010 предназначена для систем крупных коммуникационных провайдеров. Операторы все чаще стремятся заменить проприетарные форм-факторы от поставщиков телекоммуникационного оборудования на более стандартные варианты. В рамках этого мы видим, что производители ПЛИС не прочи освоить и эту нишу.

В Silicom FPGA SmartNIC N5010 используется Intel Stratix 10 DX с 8 Гбайт памяти HBM. Поскольку пропускная способность памяти становится все большим аспектом производительности системы, HBM будет продолжать распространяться за пределы графических процессоров и FPGA. В SmartNIC и DPU память HBM может использоваться для размещения индексных таблиц поиска и других функций для интенсивных сетевых нагрузок. Помимо HBM SmartNIC N5010 имеет еще 32 Гбайт памяти DDR4 ECC.  SmartNIC N5010 потребляет до 225 Вт, что предполагает несколько вариантов исполнения карты, в том числе и с активным охлаждением.

Самая интересная особенность новой карты — 4 сетевых порта по 100 Гбит/с. На плате SmartNIC N5010 установлены две базовые сетевые карты Intel E810 (Columbiaville). На приведенной схеме можно заметить, что используется интерфейс PCIe Gen4 x16, причем их тут сразу два. Для работы четырех 100GbE-портов уже недостаточно одного интерфейса PCIe 4.0 x16. Второй порт PCIe 4.0 x16 может быть подключен через дополнительный кабель к линиям второго процессора, чтобы избежать межпроцессорного взаимодействия для передачи данных.

Вторая новинка, Inventec FPGA SmartNIC C5020X, совмещает на одной плате процессор Intel Xeon D и FPGA Intel Stratix 10. Этот адаптер предназначен для разгрузки центрального процессора в серверах крупных облачных провайдеров. На плате установлен процессор Intel Xeon D-1612 с 32-Гбайт SSD и 16 Гбайт DDR4, подключение к ПЛИС Intel Stratix 10 DX 1100 осуществляется через PCIe 3.0 x8. Нужно отметить, что FPGA Stratix имеет свои собственные 16 Гбайт памяти DDR4, а также обеспечивает сетевые подключения 25/50 Гбит/с и оснащен интерфейсом PCIe 4.0 x8, через который адаптер подключается к хосту.

У Inventec уже есть решение на базе Arm (Inventec X250), которое использует ПЛИС Arria 10 GX660 вместе с сетевым адаптером Broadcom Stingray BCM8804, которое имеет аналогичный форм-фактор и TPD не более 75 Вт. Однако для некоторых организаций наличие единой x86 платформы, включая SmartNIC, упрощает развертывание, поэтому вариант C5020X для таких компаний более предпочтителен.

Решение получилось очень интересным, однако вряд ли его можно назвать адаптером для массового рынка, как Intel Columbiaville. На примере этого адаптера Intel показала, что может объединить элементы своего портфеля для создания комплексных решений. Inventec FPGA SmartNIC C5020X является хорошей альтернативой предложению на базе Broadcom, что позволит крупным облачным провайдерам диверсифицировать свои платформы.

Несмотря на то, что обе новинки классифицируются как «умные» сетевые адаптеры SmartNIC, вторая, пожалуй, уже ближе к DPU, если сравнивать её с адаптерами NVIDIA DPU, в которых сетевая часть дополнена Arm-процессором и GPU-ускорителем. В данном случае есть и x86-ядра общего назначения, и ускоритель, хотя и на базе ПЛИС. Впрочем, устоявшегося определения DPU и списка критериев соответствия этому классу процессоров пока нет.

Постоянный URL: http://servernews.ru/1023157
09.10.2020 [19:02], Алексей Степин

iW-RainboW-G35D: мощный комплект разработчика для FPGA Xilinx

На рынке программируемых матриц (ПЛИС) сейчас доминируют два имени — Intel, поглотившая в 2015 году разработчика ПЛИС Altera, и Xilinx. Обе компании в последнее время анонсировали несколько новых продуктов, и на этот раз настала очередь Xilinx, для решений которой представила новый высокопроизводительный комплект разработчика с Zynq UltraScale+ ZU19EG.

В ближайшем будущем нас ожидает бум беспроводных сетей нового поколения, но вместе с этим продолжит расти и популярность машинного обучения, да и требования к системам трансляции видео тоже возрастут по мере перехода на формат 4К или даже более высокие разрешения. Создание решений для этих сфер требует высокопроизводительных средств разработки и новый комплект Xilinx Zynq UltraScale+ ZU19EG к таким средствам можно причислить в полной мере. Он построен на базе старшей ПЛИС в серии UltraScale+ EG.

Сама микросхема ZU19EG поистине универсальна: в её составе имеется четыре ядра общего назначения ARM Cortex-A53, два ядра реального времени ARM Cortex-R5 и массив конфигурируемой логики, состоящий из 1,143 млн ячеек и 1968 «слайсов» DSP. Имеется также не слишком мощный, но хорошо документированный и проверенный временем графический ускоритель Mali-400 MP2.

На главной плате нового комплекта (iW-RainboW-G35M) распаяно 8 Гбайт памяти DDR4, но она поделена на два массива по 4 Гбайт — для вычислительной части и для части, содержащей программируемую логику. Для загрузки дополнительно имеется 8 Гбайт флеш-памяти eMMC. Трансиверная часть очень развита и включает в себя четыре трансивера PS-GTR (6 Гбит/с), 32 трансивера PL-GTH (16,3 Гбит/с) и 16 трансиверов PL-GTY (32,735 Гбит/с). Дополнительно имеются контроллеры физического уровня Gigabit Ethernet и USB 2.0.

Несущая плата, своеобразный аналог материнской платы, содержит множество различных интерфейсов. В частности, она располагает портами SDI и HDMI на вход и выход, слотом PCIe x4, сетевыми «корзинами» SFP+ и QSFP+, а также разъёмами PMC+, FMC, FireFly и Pmod. Питается плата от стандартного DIN-разъёма 12 В.

Новый комплект разработки универсален. В частности, он позволяет разрабатывать системы трансляции видео нового поколения, поскольку поддерживает ввод и вывод видео в формате 4K при 60 к/с. Но столь же хорошо он подойдёт для проработки решений для беспроводных сетей 5G и сетевых решений класса 100G. Подробной информации о сопровождающем комплект программном обеспечении Xilinx пока не опубликовала, известно лишь о Linux BSP.

Постоянный URL: http://servernews.ru/1022607
17.09.2020 [15:23], Алексей Степин

Microchip представила первый комплект разработчика на базе RISC-V стоимостью менее $500

Помимо вездесущей x86 и популярной ARM понемногу набирает обороты архитектура RISC-V; как считают разработчики Linux, к 2030 году только эта троица будет доминировать на рынке массовых процессоров общего назначения. Но если x86 и ARM имеют за собой огромную поддержку в виде средств разработки, то для RISC-V подобные средства только создаются. Вчера Microchip, крупный производитель микроэлектроники, анонсировал первый в индустрии комплект разработки на базе ПЛИС, использующий набор инструкций RISC-V.

В свете недавних новостей, касающихся NVIDIA и ARM, будущее RISC-V может выглядеть достаточно перспективно: этот набор инструкций является открытым и бесплатным. Кроме того, на него делают ставки такие группы, как Европейский консорциум EPI. Но платформа RISC-V очень нуждается в доступных, стандартизированных средствах разработки, которые позволят отработать все нюансы архитектуры и избежать таких ошибок, которые в дальнейшем могут нанести этим процессорам серьёзный ущерб, как это случилось с уязвимостями Spectre и Meltdown.

Прекрасным средством отработки процессорных архитектур являются ПЛИС, и представив новый комплект, Microchip сделала ставку на ПЛИС PolarFire. Эта SoC характеризуется низким потреблением и доступностью, но при этом в серии имеются устройства с количеством логических элементов от 100 до 500 тысяч. Экономичность микросхем данной серии может на 50% превосходить показатели аналогичных по классу устройств других производителей. Новинка получила название Icicle Development Kit, она выпущена в рамках инициативы Mi-V RISC-V Partner Ecosystem.

Применение Icicle позволит разработчикам создавать и отлаживать практически любые, в том числе и программные, решения на базе RISC-V. Это могут быть ОС реального времени, дебаггеры, компиляторы, аппаратные и программные системы безопасности, наконец, просто «системы-на-модуле» (SoM). Как заявил вице-президент FPGA-отдела Microchip, Брюс Вейер (Bruce Weyer), новая платформа разработчика существенно снизит барьер входа в мир RISC-V. Как отмечают представители самой инициативы RISC-V, новинка со стоимостью менее $500 очень впечатляет. С учётом того, сколько обычно стоят комплекты разработки, эта цена весьма невысока.

При этом набор Icicle имеет 250 тысяч логических элементов, поддержку PCIe, разъём mikroBUS, пару портов RJ45 (Ethernet), разъемы micro-USB, CAN, JTAG, а также интерфейсы SD и стандартную «гребёнку» GPIO (совместима с Raspberry Pi). В конструкции используются проверенные и сертифицированные компоненты, такие как контроллеры PHY (VSC8662XIC) и USB (USB3340-EZK-TR), а также токовые датчики PAC1934T-I/JQ. Приобрести комплект Icicle Kit (MPFS-ICICLE-KIT-ES) можно уже сейчас, стоимость стартует с отметки $489.

Постоянный URL: http://servernews.ru/1020885
Система Orphus