FPGA остаются популярными как гибкие решения, пригодные для реализации широкого круга задач по ускорению обработки данных. Однако с ростом пропускной способности современных сетей растут соответствующие требования и к FPGA. Ответом на вызовы в этом сегменте стал выпуск новой серии ПЛИС Intel Agilex 7 с самыми быстрыми в мире FPGA трансиверами F-Tile.

Источник изображений здесь и далее: Intel

F-Tile — двухрежимный последовательный интерфейс, предлагающий схемы модуляции PAM4 и NRZ. Он может работать на скоростях до 116 Гбит/с. Также предлагается реализация Ethernet вплоть до 400GbE. Каждый тайл такого типа может содержать до четырёх высокоскоростных каналов FHT с поддержкой PAM4 и до 16 менее скоростных каналов FGT, ограниченных 58 Гбит/с в режиме PAM4 и 32 Гбит/с в режиме NRZ. Количество F-тайлов в составе Agilex 7 зависит от конкретной модели чипа.

Наличие столь высокопроизводительных трансиверов в составе Agilex 7 делает новые ПЛИС Intel отлично подходящими для поддержки высокоскоростных сетей (в качестве DPU), в том числе беспроводных, или для ИИ-ускорителей. Производительностью Agilex 7 не обделены — для старшей серии M говорится о 38 Тфлопс, правда, в режиме FP16.

Базируются новые ПЛИС на уже не слишком новом 10-нм техпроцессе Intel 7 Enhanced SuperFin, и в старшей серии M могут предоставить в распоряжение разработчику 3,85 млн логических элементов, 12300 блоков DSP и 370 Мбайт быстрой интегрированной памяти, а также до 32 Гбайт памяти в HBM2e-сборках. Также в составе присутствует квартет ядер Arm Cortex-A53. Agilex 7 поддерживают интерфейс PCI Express 5.0 и CXL 1.1 (посредством R-Tile).

Таким образом, программируемые матрицы Intel Agilex 7 благодаря сочетанию быстрых трансиверов и интерфейсов HBM2e и LPDDR5 найдут применение в любых сценариях, где требуется обработка существенных массивов данных: в периферийных системах первичной обработки данных, решениях искусственного интеллекта, при развёртывании сетей 5G и даже в сфере HPC.

Компания Pure Storage делает всё для популяризации СХД класса All-Flash, в том числе продвигает такие решения в сегменты, где традиционно господствовала «механика». Вместе с новой системой FlashBlade//E производитель анонсировал ускоритель DirectCompress Accelerator для сжатия данных на лету, способный в некоторых случаях улучшить эффективность компрессии почти на треть, а также разгрузить центральный процессор хранилища.

Источник изображений здесь и далее: Pure Storage

Pure Storage использует в своих флеш-массивах как сжатие на лету (inline), так и отложенное (post-process). В последнем случае речь идёт о дополнительной компрессии уже после записи данных и при высвобождении процессорных мощностей. Однако иногда этот процесс конфликтует со сбором мусора, что снижает степень компрессии. Ускоритель DirectCompress Accelerator (DCA) призван избежать таких ситуаций. Плата расширения (PCIe x8) на базе FPGA полностью избавляет CPU флеш-массива от сжатия данных в режиме inline.

Схемы сжатия в массивах Pure Storage: без ускорителя (сверху) и с платой DCA

Более того, разработчики сообщают, что применение DCA в некоторых случаях способно улучшить эффективность сжатия на 30 %, то есть выгадать серьёзный объём дополнительного пространства, а значит, уменьшить удельную стоимость хранения данных на флеш-массиве. В настоящее время ускоритель предлагается для массивов FlashArray//XL, включая приобретённые по подписке Evergreen. В дальнейшем Pure Storage планирует добавить поддержку DCA в другие серии массивов FlashArray.

Компания AMD на выставке MWC 2023 анонсировала новые высокопроизводительные продукты для 5G-платформ. Отмечается, что экосистема партнёров AMD в области беспроводной связи расширилась вдвое в течение 2022 года благодаря интеграции продуктов AMD и Xilinx, а также формированию новой тестовой лаборатории Telco Solutions в сотрудничестве с VIAVI.

AMD пополнила ассортимент цифровых устройств DFE (Digital Front-End) Zynq UltraScale+ RFSoC двумя изделиями: моделями Zynq UltraScale+ RFSoC ZU63DR и Zynq UltraScale+ RFSoC ZU64DR. Эти новые SoC позволят развёртывать станции 4G/5G в любой точке мира, где необходимы относительно недорогие вышки с низким энергопотреблением и широким спектром.

Источник изображений: 3DNews

Решение Zynq UltraScale + RFSoC ZU63DR ориентировано на устройства с четырьмя передающими и четырьмя приёмными (4T4R) двухдиапазонными радиоблоками начального уровня O-RAN (O-RU). Изделие Zynq UltraScale+ RFSoC ZU64DR, в свою очередь, предназначено для систем 8T8R.

В рамках развития телекоммуникационной экосистемы компании AMD и Nokia совместно объявили о расширении сотрудничества, предусматривающего использование серверов на процессорах EPYC для предоставления решений Nokia Cloud RAN.

Кроме того, в ходе MWC 2023 компания AMD продемонстрировала ускорители Xilinx T2 Telco и Napatech FPGA SmartNIC. Первый использует чип Zynq UltraScale+ RFSoC ZU48DR: он выполнен в виде карты расширения HHHL с интерфейсом PCIe 3.0 x16 / 4.0 x8. Пропускная способность в расчёте на ядро SD-FEC достигает 35 Гбит/с при кодировании информации и 12 Гбит/с при декодировании. В серию Napatech FPGA SmartNIC входят модели с различной пропускной способностью — до 100 Гбит/с.

Компания Innodisk анонсировала ИИ-платформу EXMU-X261FPGA, предназначенную для обработки задач машинного зрения в системах видеонаблюдения, устройствах промышленной автоматизации, встраиваемом оборудовании и т. п. В основу новинки положен FPGA-модуль AMD Xilinx Kria K26.

Задействован чип Zynq UltraScale+ XCK26 FPGA MPSoC, содержащий четыре вычислительных ядра Arm Cortex-A53. Возможно кодирование/декодирование видеопотока в форматах H.264/265, а для вывода изображения служит коннектор HDMI 1.4.

Источник изображения: Innodisk

Решение оснащено слотом для карты microSD, разъёмами M.2 2230 E-Key (PCIe 2.0 x1, USB 2.0) и M.2 2242 M-Key (PCIe 3.0 x4), четырьмя портами USB 3.1 Gen1 Type-A, портом USB Type-C, а также сетевым портом 1GbE (RJ45). Доступны интерфейсы GPIO, UART, I2C. Для подачи питания служит DC-разъём (9–15 В); заявленное энергопотребление — около 12 Вт.

Изделие Innodisk EXMU-X261FPGA имеет размеры 120 × 100 мм. Будут предлагаться коммерческий и индустриальный варианты исполнения: в первом случае диапазон рабочих температур простирается от 0 до +70 °C, во втором — от -40 до +85 °C.

Говорится о поддержке операционных систем Linux 5.4.0 и Ubuntu 18.04, а также пакета Innodisk AI Suite SDK. О сроках начала продаж и ориентировочной цене информации пока нет. Более подробно о новинке можно узнать на этой странице. 

Компания AMD распространила уведомление о грядущем повышении цен на FPGA разработки Xilinx. В некоторых случаях рост составит до 25 %. Связано это с инвестициями AMD в сеть поставок, а также с увеличением стоимости компонентов в сложившейся макроэкономической ситуации.

С 9 января 2023 года цены на изделия серии Spartan 6 (45 нм) поднимутся на четверть. Стоимость продуктов семейства Versal (7 нм) не изменится, а все другие FPGA-устройства Xilinx подорожают на 8 %.

Источник изображения: Xilinx

Кроме того, AMD обнародовала информацию о сроках выполнения новых заказов на продукцию Xilinx. Так, на организацию поставок решений UltraScale+ (16 нм), UltraScale (20 нм) и 7-Series (28 нм) потребуется 20 недель с момента подписания соглашения о покупке. Причём такая ситуация сохранится до второго–третьего квартала 2023 года. В случае продуктов серии Spartan 6 нынешние сроки исполнения заказов сохранятся на протяжении следующего года, тогда как для Versal теперь обеспечиваются стандартные сроки отгрузок. Для всех прочих изделий Xilinx обычные сроки поставок будут обеспечены к концу первого квартала 2023-го.

Сделку по приобретению Xilinx компания AMD завершила в начале текущего года. На момент объявления о поглощении сумма составляла $35 млрд. Покупка Xilinx позволила AMD в III квартале 2022 финансового года увеличить выручку в подразделении встраиваемых решений на 1549 %, или более чем в 16 раз: показатель достиг $1,3 млрд против $79 млн годом ранее.

Популярность программируемых логических интегральных схем (ПЛИС) сегодня определённо находится на подъёме, поскольку FPGA универсальны по своей природе и позволяют легко реализовать практически любую концепцию сопроцессора. Микросхемы такого типа весьма востребованы в сетях 5G и современной робототехнике.

Компания Intel некоторое время задерживалась с обновлением своего модельного ряда ПЛИС, опираясь на серию Agilex 2021 года, выпускаемую с использованием техпроцесса 10 нм SuperFin, но теперь она намеревается наверстать упущенное уже в 2023–2024 годах.

Источник изображений: Intel. Полные версии изображений открываются по нажатию.

Новое поколение ПЛИС серии Agilex M запланировано именно на этот период, но основные изменения коснутся технологических процессов — Intel переведёт эти чипы на использование техпроцесса Intel 7, также относящегося к классу «10 нм», но более совершенного.

Однако на этот же период запланирован и выпуск ПЛИС Agilex нового поколения. Как отмечает Шэннон Поулин (Shannon Poulin), глава отдела программируемых решений Intel, компания во многом полагается на унаследованные продукты, многие из которых были разработаны не самой Intel, а некоторые насчитывают 5–10–20 лет, поэтому Intel предстоит много работы.

В настоящее время компания активно работает именно над совершенствованием модульных технологий, позволяющих интегрировать ПЛИС-чиплеты с поддержкой интерфейсов UCIe, PCI Express 5.0 и CXL в широкий круг чипов, от ускорителей машинного обучения и GPU до традиционных процессоров с архитектурами x86 и RISC-V.

Эта интеграция будет использовать интерфейс AIB (Advanced Interface Bus). Компания активно сотрудничает с крупными производителями электроники, такими как Texas Instruments, и уже располагает рабочими образцами ПЛИС-чиплетов нового поколения.

Также Intel планирует наверстать отставание в секторе ПЛИС среднего класса с новой серией чипов Agilex D. Эта новинка получит 100 тыс. элементов, поддержку экономичной памяти DDR5 и новый интерконнект «smart fabric». Первые серии Agilex D увидят свет в 2023 году с дальнейшими массовыми поставками в 2024.

Новое семейство Agilex под кодовым названием Sundance Mesa будет представлять собой примерно половину Agilex D с приблизительно 50 тыс. элементов. Эта новинка нацелена на рынок потребительских решений в области машинного интеллекта.

Несмотря на активное продвижение модульного подхода к конструированию ПЛИС, последние две новинки в сериях Agilex D и Sundance Mesa будут использовать традиционный монолитный дизайн кристалла, но именно они помогут Intel укрепить позиции на рынке ПЛИС малого и среднего классов. Однако компании придется активно состязаться с AMD, располагающей активами Xilinx и активно завоёвывающей с их помощью рынки ЦОД и HPC.

Корпорация Intel совместно с целым рядом компаний анонсировали новое решение Pathfinder, направленное на помощь в разработке SoC на базе RISC-V. Для Intel Pathfinder for RISC-V вендоры предоставляют ядра RISC-V, IP-блоки и программные решения, которые можно развернуть на FPGA для разработки и отладки, причём работа с такими комплексными прототипами будущих SoC доступна в унифицированной IDE.

Изображение: Terasic

Будет доступно две версии продукта, Starter Edition и Professional Edition. Первая является бесплатной и предназначена для энтузиастов, научных и академических кругов. Она не требует обязательного наличия FPGA, так как позволяет обойтись программным эмулятором. Вторая же ориентирована на разработчиков коммерческих программных и аппаратных решений и получит более широкий набор IP-блоков и ПО.

Изображение: Intel (via Embedded.com)

К инициативе Pathfinder присоединились два десятка компаний. Andes предоставила процессорные блоки AX45MP и NX27V, от Chips Alliance получены Rocket-ядра, Codasip поделилась ядром L31, Fraunhofer IMS предложила SoC AIRISC, MIPS дала EvoCore P8700 и I8500, OpenHW Group — CVE4 и CVA6, а SiFive — P550. Средства разработки и отладки, а также прочие программные решения предоставили Cadence, Codeplay, Check Point Software Technologies, Imperas, IOTech и Siemens.

Изображение: Terasic

Часть IP-блоков будет получена от STMicroelectronics. Наконец, готовую и недорогую платформу подготовила компания Terasic, её Developer Kit for Intel Pathfinder for RISC-V обойдётся в $449. Плата включает небольшую FPGA Cyclone IV EP4CE115, 128 Мбайт SDRAM, двухстрочный LCD-экран, пару 1GbE-портов и массу стандартных интерфейсов. Ранее, напомним, Intel заявила о желании развивать экосистему RISC-V, а также заключила партнёрские соглашения с Esperanto и Ventana.

Производители аппаратного обеспечения в последнее время особенно активно анонсируют продукты, разработанные для экосистемы CXL. Пока это, в основном, модули памяти, накопители или контроллеры для самого интерконнекта CXL, но компания BittWare, дочернее предприятие Molex, представила нечто иное — по ряду параметров первые в своём роде ускорители с поддержкой CXL, пусть пока и опциональной.

Объединяет серию новинок то, что построены они на базе FPGA Intel Agilex. Всего представлено три новых модели: IA-860m, IA-640i и IA-440i. Возглавляет семейство ускоритель IA-860m, использующий самую мощную ПЛИС Agilex AGM 039, оснащённую собственным банком памяти HBM2e объёмом 16 Гбайт, но версия с поддержкой CXL может комплектоваться уже 32 Гбайт такой памяти. Помимо этого, ускоритель имеет два канала DDR5 для DIMM-модулей и три QSFP-DD (до 400GbE).

Источник: BittWare

Эта модель предназначена для сценариев, требующих высокой пропускной способности одновременно от сетевых каналов и подсистемы памяти. Интересной особенностью является наличие внутренних портов расширения MCIO, каждый из которых представляет собой по два корневых комплекса PCIe 4.0 x4.

Блок-схема IA-860m. Источник: BittWare

Модель IA-640i проще, что видно даже по более скромной однослотовой пассивной системе охлаждения. Здесь устанавливается ПЛИС Intel Agilex AGI 019 или AGI 023, 400GbE-порт QSFP-DD только один, интерфейс MCIO тоже один, памяти HBM нет, а DDR4 заменила DDR5. Поддержка CXL также опциональна, как и в старшей версии, она пока ограничена версией 1.1. Фактически при желании можно просто докупить соответствующий IP-блок.

Блок-схема IA-640i. Источник: BittWare

Наконец, версия IA-440i предназначена для использования в компактных серверах, она имеет низкопрофильный конструктив, остальные же её характеристики практически аналогичны IA-640i, за исключением того, что из внутренних интерфейсов у этой модели остался только USB. Все ускорители сопровождаются набором фирменного ПО: драйверами, SDK BittWare, библиотеками и утилитами мониторинга. Новинки поддерживают стандарт Intel oneAPI.

Блок-схема IA-440i. Источник: BittWare

Возможности, предоставляемые новыми ускорителями, ограничены только физическими возможностями набортных логических матриц и фантазией разработчиков. Они могут стать основой для инференс-систем, ускорителей работы с базами данных, «вычислительных накопителей», поддержки сетей 5G, обработки потоков данных с массивов различных датчиков в «умной» промышленности и для многого другого.

Первые поставки младших моделей запланированы на заключительный квартал этого года с последующим выходом на массовое производство в I квартале 2024 года. А вот первых IA-860m следует ждать не раньше II квартала следующего года, тогда как массовые поставки, согласно опубликованным планам, стартуют лишь годом позже, во II квартале 2024 года.

Идея «умных» накопителей не нова и довольно очевидна — накопители можно дополнить чипами, которые могут взять на себя первичную обработку данных непосредственно на месте их хранения, например, обслуживая рутинные операции с базами данных или (де-)компрессию на лету и без загрузки CPU хост-системы.

Samsung Electronics экспериментирует с данной технологией давно: компания демонстрировала прототипы «вычислительных SSD» ещё на SC18, а в 2020 году уже представила коммерческие накопители SmartSSD, оснащённые мощной ПЛИС Xilinx Kintex, дополненной 4 Гбайт оперативной памяти. Но пришло время двигаться дальше и сегодня компания анонсировала новое поколение накопителей.

Источник: Samsung Electronics

Во втором поколении SmartSSD компания-разработчик сменила FPGA Kintex на более универсальную и производительную платформу Versal. Сама AMD Xilinx называет эти чипы «адаптивной платформой ускорения вычислений», поскольку в них имеются блоки практически на любой случай, от классической ПЛИС до ядер Arm Cortex-A и R, а также DSP и криптодвижки.

Источник: Samsung Electronics

По словам Samsung, новые накопители обрабатывают «тяжёлые» запросы к БД на 50 % быстрее традиционных серверных SSD, при этом они на 70 % экономичнее, а выигрыш по нагрузке на CPU сервера составляет и вовсе 97 %, поскольку основную работу берёт на себя Versal. Главной областью применения SmartSSD нового поколения Samsung видит рынок машинного обучения и сетей пятого и шестого поколений, как требующий активной обработки больших объёмов данных.

BMC можно найти практически в любом сервере или рабочей станции. Этот контроллер отвечает, в числе прочего, и за функции удалённого управления системой. Обычно это чипы Aspeed, хотя крупные производители вроде Dell и HPE используют и собственные решения. Однако всё это закрытые системы, которые могут содержать серьёзные уязвимости и даже специально оставленные бэкдоры. Поэтому компания Raptor Computing Systems решила пойти альтернативным путём.

Raptor Computing известна своими решениями на базе IBM POWER с полностью открытым дизайном и программным обеспечением, что нынче редкость. Но эти системы используют проприетарные BMC-чипы, на замену которым компания готовит SoftBMC-решение на базе Kestrel от Raptor Engineering. Kestrel, по словам создателей, является первой в мире действительно открытой реализацией BMC, поскольку доступна и прошивка, и HDL-описание. Работает Kestrel на FPGA.

Фото: Timothy Pearson / Raptor Engineering

Теоретически можно самостоятельно собрать BMC-плату и установить и настроить необходимое ПО, но это довольно трудоёмкий процесс, так что Raptor Computing Systems создала законченное решение под названием Arctic Tern, которое будет совместимо с платформами Blackbird и Talos II. Текущий прототип в формате небольшой PCIe-карты снабжён 1GbE-портом, видеовыходом mini-HDMI и 1 Гбайт DDR3 (SO-DIMM). Одним из преимуществ новинки станет практически мгновенная загрузка после подачи питания, но из-за достаточно медленного открытого OpenPOWER-ядра Microwatt на FPGA разработчики были вынуждены использовать RTOS Zephyr вместо OpenBMC.