Компания Altera, сформированная на базе выделенной из Intel группы программируемых решений (PSG), анонсировала FPGA семейства Agilex 3 для маломощных и экономичных систем. Среди сфер применения изделий названы автоматизация производственных процессов, медицинская визуализация, видеонаблюдение, мониторинг транспортных систем, периферийные ИИ-вычисления и пр.

О подготовке Agilex 3 сообщалось в сентябре прошлого года. Задействована архитектура HyperFlex второго поколения. В состав решений входят ПЛИС с возможностями ИИ и два ядра Arm Cortex-A55 с тактовой частотой 800 МГц. По заявлениям Altera, чипы Agilex 3 обеспечивают 1,9-кратный рост производительности по сравнению Cyclone V при снижении энергопотребления до 38 %.

Источник изображений: Altera

Для трансиверов Agilex 3 заявлена скорость передачи данных до 12,5 Гбит/с. Говорится о поддержке интерфейсов PCIe 3.0 x4 и 10GbE. Усовершенствованный цифровой сигнальный процессор с блоком AI Tensor Block обеспечивает пиковую ИИ-производительность 2,8 TOPS на операциях INT8. Реализованы различные средства обеспечения безопасности, включая защищённую загрузку, шифрование AES и управление конфигурацией FPGA.

В семейство Agilex 3 вошли модели A3C025, A3C050, A3C065, A3C100 и A3C135, насчитывающие от 25 075 до 135 110 логических элементов. Поддерживается работа с памятью LPDDR4-2133. Изделия могут быть выполнены в корпусе с размерами 12 × 12, 16 × 16 или 18 × 18 мм.

В качестве примеров использования Agilex 3 компания Altera приводит роботизированные системы, где FPGA обеспечивают управление в реальном времени для многоосевых манипуляторов. В составе промышленных камер чипы улучшают обнаружение дефектов. Приём предварительных заказов на изделия уже начался.

Компания Sapphire анонсировала материнскую плату Edge+ VPR-5050 на платформе AMD Embedded+, выполненную в форм-факторе Mini-ITX с размерами 170 × 170 мм. Новинка предназначена для таких задач, как ИИ-приложения, промышленная автоматизация, обработка данных от различных датчиков в режиме реального времени и пр.

Плата содержит процессор AMD Ryzen Embedded V2748 с восемью ядрами (2,9/4,15 ГГц) и графическим ускорителем Radeon RX Vega 7 с частотой 1,6 ГГц. Кроме того, задействована FPGA AMD Versal AI Edge VE2302 с двумя ядрами Arm Cortex-A72 (до 1,6 ГГц), двумя ядрами Arm Cortex-R5F, ИИ-движком с производительностью до 23 TOPS, памятью LPDDR4 (2 × 4 Гбайт или 2 × 8 Гбайт) и опциональным чипом eMMC на 64 Гбайт.

Материнская плата располагает двумя слотами SO-DIMM с поддержкой до 64 Гбайт памяти DDR4-3200. Есть коннектор M.2 для SSD (PCIe 3.0 x4 или SATA-3) и порт SATA-3 для дополнительного накопителя (SSD или HDD). В разъём M.2 Key-E 2230 (PCIe 3.0 x1 и USB 2.0) может быть установлен комбинированный модуль Wi-Fi/Bluetooth. Доступен слот расширения PCIe x8.

Источник изображения: Sapphire

Набор интерфейсов включает выходы DP и HDMI, по два порта USB 3.2 Gen2 Type-A и USB 2.0 Type-A, один порт USB 3.2 Gen2 Type-C, гнездо RJ-45 для сетевого кабеля (контроллер 2.5GbE), последовательный порт и 3,5-мм аудиогнёзда. Диапазон рабочих температур простирается от 0 до +60 °C.

Говорится о совместимости с RHEL/CentOS 7.9, RHEL 8.2–8.6 и Ubuntu 22.04. Для новинки доступны различные индустриальные модули расширения, в частности, с двумя портами 10/25GbE или 1GbE. Материнская плата может быть оборудована активным кулером с вентилятором.

Стартап Ubitium, основанный в 2024 году, анонсировал проект по созданию чипа с универсальной архитектурой, которая полностью независима от рабочих нагрузок. Речь идёт об объединении в одном изделии решений разного типа: CPU, GPU, DSP и FPGA.

Отмечается, что на протяжении более 50 лет полупроводниковая промышленность занималась созданием самостоятельных центральных, графических и других процессоров, предназначенных для решения конкретных вычислительных задач. Ubitium предлагает пересмотреть данный подход, создав универсальный чип на открытой архитектуре RISC-V, который сможет одинаково хорошо справляться с нагрузками разного типа.

Стартап отмечает, что основным препятствием для внедрения новых процессоров являются проприетарные ISA, которые требуют использования специализированных программных инструментов. Кроме того, трудности может создавать отсутствие зрелой программной экосистемы, предоставляющей необходимые фреймворки и приложения. Чипы Ubitium, как утверждается, будут на 100 % совместимы с RISC-V, что упростит и ускорит разработку и внедрение конечных продуктов.

Источник изображения: Ubitium

В отличие от традиционных процессоров со специализированными ядрами, предназначенными для определённых задач, блоки универсального чипа Ubitium могут динамически «переназначаться» для обработки широкого спектра вычислительных нагрузок, включая простую логику управления, общие вычисления, ИИ и рендеринг графики.

Ещё одним преимуществом предлагаемой концепции стартап называет масштабируемость. Ubitium планирует выпускать изделия разного уровня, которые при этом будут иметь идентичную архитектуру и использовать одни и те же программные инструменты. Компания рассчитывает, что её чипы смогут применяться в самых разных сферах — от встраиваемых устройств, бытовой электроники и домашней техники до систем промышленной автоматизации, роботов и космического оборудования.

Источник изображения: Ubitium

По сравнению с традиционными процессорами, использование решений Ubitium, как утверждается, обеспечит повышение гибкости, снижение стоимости и ускорение разработки. Компания заявляет, что универсальный чип может обеспечить в 10–100 раз большую производительность в расчёте на доллар по сравнению с современными специализированными решениями.

В команду Ubitium входят выходцы из Intel, NVIDIA и Texas Instruments. Головной офис компании находится в Дюссельдорфе (Германия). Генеральным директором является Хён Шин Чо (Hyun Shin Cho) из Университета Пердью (Purdue University). Пост технического директора занимает Мартин Форбах (Martin Vorbach), на имя которого зарегистрированы более 200 патентов.

Стартап Ubitium уже привлёк $3,7 млн начального финансирования. На данный момент компания создала экспериментальную эмуляцию, которая подтверждает, что универсальный процессор работоспособен. Первые коммерческие решения планируется выпустить к 2026 году.

Участники проекта lowRISC по созданию 64-бит чипов RISC-V, как сообщает ресурс CNX Software, анонсировали аппаратную платформу Sonata v1.0 для разработчиков встраиваемых систем и всевозможных устройств Интернета вещей (IoT).

Новинка поддерживает технологию CHERIoT (Capability Hardware Extension to RISC-V for IoT). Напомним, летом уходящего года lowRISC, а также Capabilities Limited, Codasip, FreeBSD Foundation, SCI Semiconducto и Кембриджский университет создали альянс CHERI для продвижения средств надёжной защиты памяти от атак. Специальные механизмы исключают ряд потенциальных уязвимостей, таких как переполнение буфера или некорректная работа с указателями. Отмечалось, что первыми новую технологию могут получить процессоры RISC-V.

В основе платформы Sonata v1.0 лежит FPGA AMD Xilinx Artix-7 (XC7A35T-1CSG324C). Изделие содержит Soft-процессорное ядро AMD MicroBlaze с архитектурой RISC и 400 Кбайт распределённой памяти RAM. Ещё одной составляющей платы является микроконтроллер Raspberry Pi RP2040 (два ядра Cortex-M0+ с частотой 133 МГц), который отвечает за IO-функции. Есть 64 Мбит памяти HyperRAM (Winbond W956D8MBYA5I), 256 Мбит памяти SPI-флеш (Winbond W25Q256JVEIQ) для FPGA AMD Artix-7 или Raspberry Pi RP2040, ещё 64 Мбит SPI-флеш (Winbond W25Q64JVZEIQ) для RP2040 и 256 Мбит памяти SPI-флеш (Winbond W25Q256JVEIQ) для FPGA.

Источник изображения: lowRISC

В арсенале Sonata v1.0 — встроенный цветной ЖК-дисплей с диагональю 1,8″, сетевой порт 10/100MbE, два разъёма USB Type-C (для программирования и подачи питания) и слот microSD. Реализованы последовательные интерфейсы RS-232 и RS-485, 40-контактный разъём Raspberry Pi, две 10-контактные колодки Ibex JTAG, две 4-контактные колодки Ibex UART и пр. Размеры составляют 125 × 80 мм.

Разработчики могут получить доступ к подробной документации и дополнительным ресурсам на сайтах lowRISC и GitHub, чтобы в полной мере использовать возможности платформы Sonata v1.0. Цена новинки — примерно $413.

Словацкая компания Tachyum, разрабатывающая процессоры Prodigy с уникальной архитектурой, объявила о выпуске руководства по оптимизации производительности этих чипов. Точнее, для FPGA-эмулятора Prodigy, поскольку самих чипов всё ещё нет. Огромный документ на 1600 страниц содержит подробную информацию о том, как в полной мере воспользоваться потенциалом новинки.

Первая информация о разработке Prodigy появилась в 2019–2020 гг. Эти суперпроцессоры, как утверждается, объединяют возможности CPU, GPU и TPU. Они предназначены для решения различных ресурсоёмких задач, связанных в том числе с ИИ и машинным обучением.

Сроки выпуска Prodigy несколько раз пересматривались: сначала выход чипов был перенесён с 2021-го на 2022 год, затем — на 2023 год, а впоследствии — на 2024-й. В соответствии с текущими планами Tachyum намерена начать отгрузку образов чипов в 2025 году.

Источник изображения: Tachyum

Подготовленное руководство для изделий Prodigy, как заявляет компания, содержит рекомендации по созданию высокопроизводительного ПО для этой платформы. Документ описывает конкретные методы оптимизации, включая управление ограничениями диспетчеризации, улучшение процедур работы памяти и пр. Кроме того, описаны способы обработки операций кеширования и доступа к специальным регистрам для тонкой настройки с целью достижения максимальной производительности.

В руководстве рассматриваются особенности чипов. Архитектура набора инструкций Prodigy (ISA) представляет собой смесь RISC и CISC, но не включает какие-либо сложные и/или длинные и неэффективные инструкции переменной длины. Все инструкции имеют ширину 32 или 64 бит, а некоторые из них содержат функции доступа к памяти для дальнейшего повышения производительности.

Изделия Prodigy объединяют до 192 ядер с тактовой частотой до 5 ГГц и выше. Реализованы 16 каналов памяти DDR5-7200 с возможностью использования до 32 Тбайт ОЗУ в расчёте на процессорный разъём. Поддерживаются 96 линий PCIe 5.0. Планируемая технология производства — 5 нм. В конце 2023 года Tachyum получила заказ на поставку чипов Prodigy для создания суперкомпьютера с ИИ-производительностью до 8 Зфлопс.

Облачная платформа AWS анонсировала инстансы второго поколения с FPGA на борту. Экземпляры EC2 F2 ориентированы на решение задач в области геномики, обработки мультимедийных материалов, больших данных, спутниковой связи, компьютерных сетей, моделирования кремниевых чипов и видеотрансляций в реальном времени.

В новых инстансах применяются FPGA AMD Virtex UltraScale+ HBM VU47P. Эти изделия содержат 2,852 млн логических ячеек и 9024 DSP. Заявленная ИИ-производительность достигает 28 TOPS при вычислениях INT8. Кроме того, в состав EC2 F2 входят процессоры AMD EPYC поколения Milan.

Новые инстансы доступны в вариантах f2.12xlarge и f2.48xlarge — с 48 и 192 vCPU и 2 и 8 FPGA соответственно. Каждая ПЛИС оперирует 16 ГиБ памяти HBM и 64 ГиБ памяти DDR4. Таким образом, в случае f2.12xlarge используется в сумме 32 ГиБ HBM и 128 ГиБ DDR4, а в случае f2.48xlarge — 128 ГиБ и 512 ГиБ соответственно.

Источник изображения: AWS

Конфигурация f2.12xlarge включает 512 ГиБ системной памяти и два накопителям NVMe SSD суммарной вместимостью 1900 ГиБ. Пропускная способность сетевого подключения составляет 25 Гбит/с, пропускная способность EBS-томов — 15 Гбит/с. У экземпляра f2.48xlarge объём памяти составляет 2048 ГиБ, общая вместимость NVMe SSD — 7600 ГиБ. Пропускная способность сетевого подключения и EBS-томов достигает 100 Гбит/с и 60 Гбит/с соответственно. Для этого экземпляра предусмотрена поддержка AWS Cloud Digital Interface (CDI) для надёжной передачи несжатого видео (задержка между инстансами заявлена на уровне 8 мс).

Lattice Semiconductor из Хиллсборо (штат Орегон) проявила интерес к покупке Altera (ранее PSG), подразделения Intel, специализирующегося на разработке ПЛИС. Это не вполне согласуется с планами производителя чипов продать лишь миноритарный пакет акций подразделения для улучшения своего финансового положения. Именно такое предложение Intel разослала потенциальным покупателям.

Тем не менее, по данным источников Bloomberg, в Lattice Semiconductor обсуждают с консультантами возможность подачи предложения о полной покупке Altera и сейчас ищут потенциального частного инвестора для финансирования сделки. Как сообщают источники, компании, специализирующиеся на поглощениях, включая Francisco Partners, Bain Capital и Silver Lake Management, также рассматривают варианты инвестирования в Altera. Кроме того, возможность покупки доли в Altera может привлечь интерес и других полупроводниковых компаний.

Предложения о покупке Altera должны быть поданы в четверг на этой неделе, сообщили источники агентства. По мнению аналитиков Bloomberg, приобретение Altera станет для Lattice сложной задачей, учитывая её относительно небольшие размеры. Рыночная стоимость Lattice составляет $7,48 млрд, что менее половины суммы, которую Intel заплатила за Altera в 2015 году — около $17 млрд.

Источник изображения: Intel

По словам источников, предложения о покупке доли в Altera, чьи многоцелевые чипы преимущественно используются в телекоммуникационных сетях, должны быть тщательно структурированы. Частные инвестиционные компании рассматривают возможность инвестирования порядка $3 млрд, которые могут быть представлены в форме сложных интегрированных инструментов. Это может привести к оценке Altera ниже той стоимости, за которую её приобрела Intel, отмечают источники.

Intel в прошлом месяце вновь заявила о намерении продать долю в Altera, не отказываясь от планов дальнейшего проведения IPO. Это является частью более широкой стратегии чипмейкера по реорганизации своего бизнеса. На этой неделе состоится заседание совета директоров Intel, повестка которого включает обсуждение будущего Altera, сообщили источники, повторив, что Intel предпочла бы продать миноритарную долю в Altera, а не все подразделение.

Генеральный директор Intel Пэт Гелсингер (Pat Gelsinger) заявил, что компания намерена решить вопрос с Altera в начале следующего года. Источники подчеркнули, что потенциальные покупатели Altera продолжают обсуждения, и гарантий того, что сделка состоится, пока нет.

Компания UserGate представила новую серию межсетевых экранов DCFW (Data Center Firewall) — высокопроизводительных программно-аппаратных комплексов, разработанных для обеспечения надёжной защиты масштабной инфраструктуры уровня ЦОД. Новая серия включает модель UserGate FG с FPGA-модулем, а также модели E1010, E3010, F8010 и G9300. Новинки по соотношению Мбит/с на рубль почти вдвое опережают решения конкурентов.

Межсетевой экран E1010 приходит на смену модели E1000. По оценкам компании, E1010 превосходит предшественника по скорости примерно на 40 %. В свою очередь, E3010 заменит модель E3000, превосходя её по скорости примерно в два раза. Отличительной чертой обеих моделей является наличие четырёх модулей расширения, которые позволяет гибко сконфигурировать интерфейсы: RJ45, SFP, SFP+, QSFP.

Производительность E1010 в режиме FW L3/L4 — 38 Гбит/с, у E3010 — 70 Гбит/с; с функцией L7-фильтрации (трафик EMIX) производительность составляет 16 Гбит/с, у E3010 — 40 Гбит/с. С функцией L7-фильтрации и системой предотвращения вторжений (IPS) у E1010 производительность равна 5 Гбит/с, у E3010 — 18 Гбит/с.

Источник изображений: UserGate

С набором опций NGFW (FW+DPI+IPS+CF) у E1010 производительность составляет 1 Гбит/с, у E3010 — 2,5 Гбит/с. У E1010 максимальное число одновременных сессий в секунду (CPS) — 100 тыс.; 180 тыс. — у E3010. Максимальное количество одновременных TCP-сессий — 4 млн у E1010 и 12 млн у E3010.

Производительность модели F8010 составляет: в режиме FW L3/L4 — 80 Гбит/с, с функцией L7-фильтрации (трафик EMIX) — 47 Гбит/с, с функцией L7-фильтрации и системой предотвращения вторжений (IPS) равна 30 Гбит/с, с набором опций NGFW (FW+DPI+IPS+CF) — 3,5 Гбит/с. Максимальное число сессий в секунду (CPS) составляет 320 тыс., максимальное количество одновременных TCP сессий — 24 млн. Модель F8010 вышла на замену F8000.

F8010 имеет высоту 2U и предлагает сразу восемь посадочных мест для модулей сетевых портов (RJ45, SFP, SFP+, QSFP). Межсетевой экран F8010 уже внесён в реестр российской промышленной продукции Минпромторга России, а E1010 и E3010 будут внесены в этом месяце. В реестр попал и ещё один, уникальный для российского рынка продукт — UserGate FG, высокопроизводительный программно-аппаратный комплекс, разработанный для обеспечения безопасности высоконагруженных систем и объектов КИИ как коммерческих, так и государственных предприятий.

UserGate FG подходит для защиты ядра сети, объединения всех зон безопасности и обеспечения безопасного прохождения трафика между сегментами. Благодаря способности обрабатывать огромное количество трафика UserGate FG, в том числе т.н. потоков Elephant Flow, например, с IP-камер, он подойдёт для защиты высоконагруженных систем, таких как целый ЦОД, инфраструктура телеком-операторов и т.д. 1U-шасси UserGate FG предлагает 16 10GbE-портов SFP+ и пару 100GbE-портов QSFP28.

Пропускная способность модуля FW (L3/L4) у UserGate FG достигает рекордного значения в 150 Гбит/с на трафике UDP с пакетами 1518 байт и 90 Гбит/с на трафике EMIX. С функцией L7-фильтрации (трафик EMIX) производительность составляет 45 Гбит/с (со II квартала 2025 года), с функцией L7-фильтрации и системой предотвращения вторжений (IPS) она равна 25 Гбит/с (со II квартала 2025 года). Максимальное число сессий в секунду (CPS) составляет 84 тыс., максимальное количество одновременных TCP сессий — 22 млн.

Секрет высокой производительности UserGate FG кроется в использовании FPGA. При поступлении сетевого потока на CPU лишь формируется правило для обработки трафика, после чего поток направляется на FPGA и в дальнейшем минует CPU. Впрочем, пока есть некоторые ограничения. На сегодня доступна работа с 10 тыс. правил межсетевого экрана. Ко II кварталу 2025 года на FPGA будут переведены функции FW L7 и IPS, а количество правил доведено до 131 тыс., т.е. как у всех остальных новинок серии DCFW. Свежие прошивки для FPGA будут поставляться вместе с обновлениями программной платформы.

UserGate FG можно использовать как отдельно, так и с другими новыми платформами компании. Это позволяет отделить control plane от data plane и легко масштабировать производительность. Одна из новинок серии DCFW, модель G9300, как раз и представляет собой комбинацию моделей E3010 и FG, которая управляется как единое целое. Её производительность достигает 200 Гбит/с для FW L3/L4 на трафике TCP/UDP с пакетами 1518 байт и 30 Гбит/с — для функций FW L7 + IPS на трафике EMIX. Результаты получены при применении 10 тыс. правил файрвола и 8 000 сигнатур и приложений IPS. Максимальное количество одновременных TCP-сессий – 24 млн, новых сессий (CPS) — 400 тыс. в секунду.

Во II квартале 2025 года появятся модели G9100 (E1010+FG) и G9800 (F8010+FG). Но в целом будет доступна возможность докупить и объединить E1010/3010, F8010 или FG для формирования G9100/9300/9800, а также объединение нескольких устройств серии G в отказоустойчивый кластер. Серия DCFW изначально поддерживает формирование кластеров Active–Passive на два узла или Active–Active на два, три или четыре узла. Есть поддержка OSPF/BGP/RIP/PIM, а также PBR/VRF/ECMP/BFD. Доступны VLAN, WCCP, DHCP.

Отличительной чертой DCFW является функция Identity Firewall, т.е. возможность идентифицировать пользователя и генерируемый им трафик. По словам компании, ни один другой отечественный NGFW такую функцию предложить не может. Кроме того, в DCFW реализована функция виртуальных систем, позволяющая разделить ПАК на отдельные, независимо управляемые сегменты. Правда, для модели FG поддержка этой функции появится в I квартале 2025 года, а возможность разгрузки трафика таких виртуальных систем на FPGA появится ближе к середине года.

Централизованное управление всеми устройствами UserGate осуществляется с помощью отдельного решения UserGate Management Center, поддерживающее управление всей экосистемой продуктов UserGate SUMMA (NGFW, DCFW, SIEM, Log Analyzer, Client). Реализованы мультитенантность, гибкая ролевая модель и возможность создания отказоустойчивого кластера. Доступно управление более 10 тыс. устройств. В целом, экосистема компании готова к интеграции практически в любую инфраструктуру.

Компания гордится тем, что разрабатывает и производит свои решения на территории России, в Новосибирске. Это обеспечивает полный контроль над аппаратными платформами, снижает санкционные риски и позволяет в более полной мере удовлетворить все требования в области импортозамещения. Кроме того, это даёт большую свободу при разработке и возможность учесть реальные требования заказчиков. В частности, в серии DCFW есть BMC для управления платформой и используются блоки питания и вентиляторы с поддержкой «горячей» замены. Вентиляторы могут работать и на вдув, и на выдув — их UserGate разработала сама.

С 25 ноября 2024 года по предзаказу будет доступна модель UserGate FG, а остальные новинки с функциональностью в полном объёме будут доступны со II квартала 2025 года.

Intel намерена продать по крайней мере миноритарную долю в своем подразделении Altera (ранее PSG), специализирующемся на разработке ПЛИС, чтобы получить несколько миллиардов долларов для укрепления пошатнувшегося финансового положения, сообщил CNBC со ссылкой на информированные источники. Крупнейшим конкурентом Altera, как и крупнейшим производителем FPGA является AMD, которая вышла на этот рынок в 2022 году благодаря приобретению Xilinx за $49 млрд.

По словам источников ресурса, на минувшей неделе компания обратилась к ряду частных и стратегических инвесторов с предложением о продаже доли в Altera. Некоторым из них она сообщила о готовности продать контрольный пакет акций. В предлагаемой сделке Intel исходит из рыночной стоимости Altera в $17 млрд, что ненамного больше $16,7 млрд, уплаченных за неё в 2015 году.

Источник изображения: Intel

Сообщение CNBC подтверждает сделанное ранее заявление гендиректора Altera Сандры Ривера (Sandra Rivera) о том, что компания продолжает следовать плану, объявленному более года назад. План предусматривает продажу доли в компании и проведение IPO в 2026 году. Ривера заявила об этом после появления сообщений о том, что Intel может продать Altera полностью, возможность чего она исключает.

Компания AMD анонсировала изделие Alveo UL3422: это, как утверждается, самый быстрый в мире однослотовый ускоритель половинной длины (FHHL) для брокерских и биржевых приложений. Новинка уже поставляется заказчикам из финансового сектора по всему миру.

В устройстве применена FPGA Virtex UltraScale+ VU2P. Конфигурация включает 32 трансивера с ультранизкой задержкой, 787 тыс. LUT и 1680 DSP. В состав FPGA входят 256 Мбайт встроенной памяти — 76 Мбайт блочной RAM и 180 Мбайт UltraRAM. Заявленная задержка на уровне трансиверов составляет менее 3 нс.

Карта использует интерфейс PCIe 4.0 x8 (коннектор x16). Заявленный показатель TDP равен 120 Вт; используется пассивное охлаждение. В оснащение входят 16 Гбайт памяти DDR4-2400. Предусмотрены два разъёма QSFP-DD (16​×​10/25G) и два коннектора ARF6.

Источник изображения: AMD

Ускоритель Alveo UL3422 может использоваться в комплексе с платформой разработки Vivado Design Suite. AMD также предоставляет клиентам среду разработки FINN с открытым исходным кодом и поддержкой сообщества, что позволяет интегрировать модели ИИ с низкими задержками в высокопроизводительные торговые системы. FINN использует PyTorch и методы квантования нейронных сетей.

Ускоритель поставляется с набором референсных проектов и тестов производительности. Среди ключевых сфер применения новинки названы торговые операции со сверхнизкими задержками и анализ рисков.