В семейство Arm Cortex-M входят относительно недорогие решения, ориентированные на минимальное энергопотребление. SoC на основе таких ядер обычно лежат в основе различных встраиваемых систем и устройств класса IoT. Впрочем, наработки из мира «больших» Cortex-A проникают и в этот сегмент: ещё в феврале 2020 года компания анонсировала серию Cortex-M55 (ARMv8.1-M), но сейчас она уступает место новому лидеру — Cortex-M85.

Для своего класса это действительно во многом уникальное процессорное ядро. В области целочисленных вычислений оно опережает Cortex-M7 с его шестистадийным суперскалярным конвейером, а при работе с векторными расширениями Helium, дебютировавшими в Cortex-M55, оказывается быстрее последнего. Новинка предназначена для устройств, которым необходим достаточно высокий уровень производительности, но при этом и такие возможности, как детерминированность поведения и низкая латентность при обработке прерываний.

Изображения: Arm

Новое ядро построено на основе того же набора инструкций, ARMv8.1-M, но имеет конвейер с семью стадиями для целочисленного блока, опциональныe FPU с поддержкой FP16/32/64 и векторные расширения Helium (M-profile). Дополнительный 64-бит интерфейс позволяет ядру работать совместно с кастомными ускорителями (до 8 шт.) и инструкциями. Имеются 32-бит расширения DSP/SIMD. Объёмы кешей данных и инструкций первого уровня составляют до 64 Кбайт каждый, а объём кешей более высоких уровней может достигать аж 16 Мбайт.

Опционально поддерживается модуль защиты памяти MPU — до 16 изолированных регионов с различным уровнем безопасности при наличии TrustZone. Интегрированный контроллер прерываний NVIC (Nested Vectored Interrupt Controller) поддерживает обработку до 480 прерываний, а также NMI. Отдельно реализован контроллер пробуждения для быстрого выхода процессора из спящих режимов.

В Cortex-M85 реализованы развитые средства отладки, включая блок мониторинга производительности и опциональные блоки трассировки. За безопасность отвечает Arm TrustZone и расширения (Pointer Authentication, Branch Target Identification), так что новое ядро отвечает требованиям PSA Certified Level 2. С внешним миром ядро общается посредством трёх шин — основной 64-битной AMBA 5 AXI, совместимой с версией AXI4 и двух шин AMBA 5 AHB, одна из которых используется для периферии.

На данный момент это самое быстрое Arm-ядро в семействе M — его производительность оценивается в 6,28 CoreMark/МГц и 8,76DMIPS/МГц. Оно доступно в составе эталонных платформ Corstone-310 и Ethos-U55. Решения на базе новинок можно разрабатывать уже сейчас с помощью Arm Virtual Hardware, поскольку готовые чипы с новыми ядрами, вероятно, появятся не раньше, чем через год. Более подробно о новинке можно узнать из анонса и в разделе сайта Arm для разработчиков.

Активно растущая база IoT-устройств естественным образом вызывает потребность в быстрой и качественной разработке программного обеспечения для этих устройств. Один из крупнейших облачных провайдеров, Amazon Web Services, начал предлагать виртуальные системы с процессорами Arm Cortex-M55.

В прошлом году AWS и Arm уже представили Project Cassini, платформу для облачной разработки в области периферийных вычислений на базе экосистемы Cortex-A. Однако для IoT актуальны и менее сложные, но куда более экономичные ядра Cortex-M. Последние наиболее продвинутые их реализации уже имеют достаточно высокую производительность, свой FPU-блок, а сегодня уже дополняются и разного рода ИИ-ускорителями (NPU).

К этим ресурсам можно получить доступ в Project Centauri

Поэтому не вызывает удивления анонс Project Centauri. Это аналог Cassini, но как раз для Cortex-M. К новым системам уже предлагается доступ, хотя пока и в режиме «публичной беты». Дополнительно можно бесплатно получить 100 часов доступа к EC2, но относится это только к первой тысяче допущенных пользователей. С аппаратной точки зрения основой является IoT-платформа Corstone-300, оснащённая процессором Cortex-M55 и NPU-ускорителем Ethos-U55.

Архитектура IoT-платформы Corstone-300

M55 на сегодняшний день является самым производительным в своём классе, и первым ядром серии M, поддерживающим векторные инструкции Helium. Сопроцессор Ehos-U55 поддерживает вычисления INT8 и INT16 (от 64 до 512 Гопс), сжатие массивов весовых коэффициентов и совместим с TensorFlow. Доступ к новой «виртуальной системе» полный: предоставляются не только CPU и NPU, но и вся периферия, подсистема ввода-вывода, а также отладочные интерфейсы. Вся документация доступна на GitHub.

Компания NXP Semiconductors анонсировала семейство микроконтроллеров i.MX RT1170, которые могут применяться в области Интернета вещей, в автомобильной и промышленной сферах и пр.

Изделия, как утверждается, сочетают беспрецедентную производительность, энергоэффективность, надёжность и высокий уровень интеграции. Впервые для решений данного класса применена 28-нм технология FD-SOI.

Конфигурация i.MX RT1170 предусматривает наличие двух ядер: это ARM Cortex-M7 с тактовой частотой до 1 ГГц и ARM Cortex-M4 с тактовой частотой до 400 МГц. Кроме того, присутствуют 2D-ядро для векторной графики с ускорителем NXP PxP 2D, а также блок EdgeLock 400A, отвечающий за работу средств обеспечения безопасности.

Отмечается, что микроконтроллеры серии i.MX RT1170 отличаются высокой энергетической эффективностью. Основные ядра могут использоваться по отдельности: к примеру, ядро ARM Cortex-M4 может быть задействовано для обработки показаний от датчиков в автомобиле, а ядро ARM Cortex-M7 — для обслуживания более ресурсоёмких приложений.

Прочие характеристики включают до 2 Мбайт памяти SRAM, поддержку программного интерфейса Open VG 1.1 и возможность подключения экранов формата 720p (60fps — кадров в секунду) и 1080p (30fps). Новинка имеет производительность на уровне 6468 баллов CoreMark и 2974 DMIPS при работе с набортной памятью.

До недавних пор компания ARM, разработчик одноимённых процессорных архитектур, уделяла пристальное внимание переносимости кода. Единожды созданный код для конкретной версии ядра должен работать везде, вне зависимости от того, какая именно компания реализовала это ядро в «кремнии».

Более того, ARM в прошлом году на специально созданном сайте, который был спешно удалён, прямо указывала, что для конкурирующей, открытой архитектуры RISC-V есть риск фрагментации из-за возможности добавления собственных инструкций. Однако теперь компания сама пошла на попятную.

На мероприятии ARM Techcon 2019 компания анонсировала возможность добавления собственных инструкций для процессоров с архитектурой ARMv8-M. Первыми её получат ядра Cortex-M33 для микроконтроллеров. Стоимость лицензирования при этом не изменится. Дизайн Cortex-M33, таким образом, получит возможность оптимизации для ускорения выполнения популярных ныне задач машинного обучения и искусственного интеллекта.

Архитектурно поддержка настраиваемых инструкций осуществляется за счёт добавления в состав ядра Cortex-M33 специального настраиваемого модуля, делящего интерфейсы доступа с обычным ALU. Для модификации доступно до 8 регионов, в зависимости от типа и количества специфических инструкций, которые планируется добавить.

В качестве меры защиты от излишней фрагментации будет добавлено особое исключение NOCP, которое будет выдаваться ядром при попытке запуска неподдерживаемого кода. Кроме того, наличие базового набора инструкций всё равно остаётся обязательным.

Внедрение поддержки наборов настраиваемых инструкций планируется начать в первой половине 2020 года. Появление новых процессоров ARM с настраиваемыми инструкциями следует ожидать в 2020 или 2021 году. Интерес проявили такие компании, как STMicro, NXP и Silicon Labs. Подробную информацию о поддержке кастомных инструкций можно найти на сайте ARM Developer.