Идею AMD «склеивать» восьмиядерные кристаллы Zeppelin в один 32-ядерный процессор EPYC следует признать удачной, ведь как бы вычурно не выглядели четыре чипа на одной подложке, их производительность заставляет закрыть глаза на всё остальное. Компания из Саннивейла не собирается останавливаться на достигнутом: второе поколение EPYC получит вдвое больше вычислительных ядер и вчетверо больше разделяемой кеш-памяти третьего уровня. Об этом сообщил официальный твиттер французского печатного издания Canard PC Hardware, которое в своё время запомнилось ранним рассекречиванием информации о процессорах Ryzen.

В соответствии с данными источника, условные «EPYC 2» будут содержать максимум 64 ядра и 256 Мбайт кеша третьего уровня. Внушительный объём сверхбыстрой памяти станет одной из причин, по которой уровень TDP процессоров EPYC вырастет со 180 Вт в первом поколении до 225 Вт во втором. Последнее значение не окончательное: для лучшей производительности лимит мощности можно будет повысить до 240 Вт. Компоновка CPU пока не ясна: то ли четыре кристалла по 16 ядер в каждом (что более вероятно), то ли целый «посёлок» под крышкой из восьми восьмиядерных чипов.

Количество каналов оперативной памяти DDR4 останется прежним (8 шт.), но при этом будет реализована поддержка модулей с эффективной частотой 3200 МГц вместо 2666 МГц у нынешних EPYC. Функция контроля ошибок (ECC) будет присутствовать непременно, ведь без неё и сервер — не сервер. Сохранится и количество линий PCI Express (128 шт.), однако вследствие перехода от стандарта PCI-E 3.0 к PCI-E 4.0 пропускная способность линий вырастет вдвое. Внедрение PCI Express 4.0 повышает вероятность того, что актуальные серверные платы не подойдут для «EPYC 2». Впрочем, к моменту выпуска новых процессоров они уже могут не соответствовать требованиям времени.

Сроки выхода AMD EPYC второго поколения пока не известны. Если AMD изберёт для них 12-нм FinFET-техпроцесс, то релиз может состояться в пределах полугода (здесь мы ориентируемся на 12-нанометровые Ryzen 3/5/7 2000). В свою очередь, выбор в пользу более тонкой 7-нм нормы потребует гораздо больше времени на подготовку, и тогда семейство «EPYC 2», скорее всего, задержится до 2019 года. Перспектива двукратного роста количества ядер выглядит довольно «вкусно», ведь за серверными процессорами подтянутся и топовые настольные.

Компании Xilinx, ARM, Cadence Design Systems и TSMC сообщили о сотрудничестве с целью создания в 2018 году первого тестового CCIX-чипа на базе 7-нм FinFET норм TSMC. Этот чип будет призван продемонстрировать возможности платформы CCIX (Cache Coherent Interconnect for Accelerators) в деле эффективного взаимодействия многоядерных высокопроизводительных процессоров ARM с FPGA-ускорителями, находящимися за пределами основного кристалла.

Тестовый чип будет основан на последней технологии внутрисистемного соединения ARM DynamIQ и использовать шину CMN-600. Cadence предоставит ключевые блоки ввода-вывода и подсистемы памяти, включая CCIX-решение (контроллер и PHY), PCI Express 4.0/3.0 (контроллер и PHY), DDR4 PHY, периферийные блоки вроде I2C, SPI и QSPI, а также драйверы. Инструменты проектирования Cadence будут применены и при создании тестового чипа, который чип объединит CPU ARM с 16-нм FPGA-чипами Virtex UltraScale+ от Xilinx через протокол связи CCIX.

Согласно совместному заявлению компаний, финальной стадии разработки Tape-out чип должен достичь в первой четверти 2018 года, а полноценные кристаллы будут выпущены во второй половине того же года. Этот дизайн призван продемонстрировать, как последние процессоры ARM могут эффективно взаимодействовать с когерентными многочиповыми ускорителями в масштабе ЦОД, а также решить проблему быстрого и простого доступа к данным.

Подобные решения помогут в будущем создать высокопроизводительные и при этом эффективные платформы для центров обработки данных. TSMC отметила, что 7-нм нормы FinFET — самый совершенный техпроцесс компании, который позволит добиться преимуществ как с точки зрения роста производительности, так и энергоэффективности.