Материалы по тегу: plc
09.08.2021 [16:56], Алексей Степин
Память X-NAND, сочетающая преимущества QLC и SLC, стала на шаг ближе к реальностиКлассическая архитектура NAND-памяти имеет свои пределы: по мере увеличения количества бит на ячейку падает и производительность, и надёжность. Компания NEO Semiconductor, о разработках которой мы рассказывали ранее, получила новые патенты на технологию X-NAND, позволяющую обойти ограничения традиционной флеш-памяти. Даже переход от MLC к TLC вызвал в своё время множество нареканий, часть из которых удалось обойти переходом от планарной NAND к NAND с 3D-структурами. Но дальнейший рост плотности под вопросом: QLC-накопители не блещут производительностью, особенно при записи; а в случае с PLC ситуация ещё более обострится. ![]() Цена многоячеечности в классической NAND-памяти NEO Semiconductor предлагает решение, призванное избавить технологию NAND от основных её недостатков. Технология X-NAND позволит сделать QLC-память не только более производительной, нежели классическая SLC, но и более компактной с точки зрения расхода транзисторов и площади кристалла. ![]() Архитектура страничного буфера классической флеш-памяти (слева) и X-NAND Обычно с падением производительности многоячеечной NAND пытаются бороться увеличением числа одновременно программируемых столбцов (Y-Plane), но это ведёт к резкому росту объёма буферов записи — каждый «слой» требует собственного буфера. В архитектуре X-NAND, однако, один буфер может использоваться для параллельной работы с большим количеством линий, 16 и более. То есть при неизменном объёме буфера количество Y-Plane можно повысить в 16 и более раз, во столько же раз увеличивая и производительность за счёт параллелизма операций чтения и записи. ![]() X-NAND позволит как уменьшить размер кристалла, так и увеличить производительность при прежней площади Компания опубликовала достаточно подробную документацию, в которой разъясняется ряд нюансов, на которых базируется технология X-NAND. Так, программирование одновременно 16 ячеек с помощью одного страничного буфера достигается за счёт использования импульсов длительностью не более 10 мкс, что позволяет обойтись ёмкостью бит-линий без операций обновления (refresh), а заодно и существенно снизить энергопотребление. Также доступно краткое двухстраничное описание новой технологии. ![]() Запись в SLC и перемещение в QLC в архитектуре X-NAND идут одновременно NEO Semiconductor считает, что 16 Y-слоёв не предел: при 64 выигрыш в производительности при операциях записи и чтения может достигнуть 22 и 30 раз соответственно; узким местом станет пропускная способность самого интерфейса, а не возможности структур X-NAND. При этом надёжности разработчики тоже уделяют немало внимания: использование укороченных бит-линий позволяет снизить их ёмкость и повысить точность управления, что сделает достаточно надёжным даже пятибитный вариант (PLC). ![]() Оценка преимуществ X-NAND при разном количестве бит на ячейку Обойти чудовищное падение скорости при записи в технологии X-NAND позволяет возможность параллельного программирования ячеек: свежие данные всегда пишутся в SLC-ячейки, но одновременно с этим идёт процесс их перемещения в TLC/QLC/PLC-области. Таким образом, исключается основная проблема многоячеечных NAND-устройств, а именно сильное падение производительности записи при выходе за пределы SLC-кеша. ![]() Переход на X-NAND позволит сделать QLC- и PLC-накопители быстрыми на всём объёме Компания NEO Semiconductor уже получила два новых патента США за номерами 11056190 B2 и 11049579 B2, а значит, она намеревается продвигать технологию X-NAND всерьез, лицензируя её ведущим производителям NAND-устройств, таким как SK Hynix с Intel, Micron, Kioxia, Samsung, Western Digital. Если всё сложится удачно, такая память сможет совершить революцию в All-Flash СХД и наверняка заинтересует гиперскейлеров.
29.07.2011 [10:41], SN Team
Оборудование стандарта IEEE 1901 готово покорить рынокАльянс HD-PLC, который занимается разработками и продвижением технологий передачи данных в электрических сетях, объявил о готовности начать выпуск первых продуктов, полностью соответствующих стандарту IEEE 1901 BPL PHY, основанному на сертификатах LSI. Набор микросхем, который станет основой для выпускаемого оборудования, был разработан компанией Kawasaki Microelectronics, давним партнёром HD-PLC.
![]()
Контроллеры полностью совместимы со стандартами HD-PLC третьего поколения, а также с принятым ранее стандартом IEEE 1901, работающим по методу мультиплексирования с ортогональным частотным разделением сигналов (OFDM). По инициативе альянса, все технологии широкополосного доступа в интернет через электрические сети (Broadband over Powerline (BPL)), объединены в единый набор спецификаций Inter-System Protocol (ISP). Любопытно, но в HD-PLC выход на финишную прямую стандарта IEEE 1901, который предполагает скорость передачи данных по 500 Мбит/с «в розетке», считают прорывом в области сетевых технологий, сопоставимым по своей значимости с повсеместным внедрением Wi-Fi. Ожидается, что в августе 2011 года появятся первые образцы готового оборудования, однако неизвестно, когда технология доберётся до широкого круга пользователей. Источник: |
|