Несколько ключевых сотрудников Arm China оставили компанию, основав собственный стартап с господдержкой. Как сообщает The Register, теперь они ищут помощи у своих бывших коллег. Arm China на 49 % принадлежит холдингу Softbank, владеющему и большей частью международного бизнеса Arm, а остальная часть китайского подразделения компании находится в собственности консорциума, тесно связанного с местными властями.

Несколько бывших сотрудников Arm China создали стартап Borui Jingxin для разработки серверных чипов — он получил поддержку от властей Шэньчжэня и теперь хочет переманить из Arm China новых специалистов. Компания является лицензиатом Arm. В свете того, что отношения между США и Китаем поступательно ухудшаются, такое сотрудничество может столкнуться с проблемами в будущем, особенно с учётом того, что Вашингтон пытается ограничить доступ КНР к вычислительным мощностям.

Источник изображения: Li Yang/unsplash.com

Британский разработчик чипов уже отмечал незадолго до IPO, что компания осознаёт угрозу своему бизнесу, связанному с Китаем, особенно если ей дополнительно ограничат или вовсе запретят продажу китайским партнёрам интеллектуальной собственности в попытке сдержать технологическое развитие КНР. Дело в том, что около четверти всей выручки Arm поступает от Arm China. Достаточно отметить, что в Китае находится 40 % всех Arm-серверов мира.

Примечательно, что страхи вполне оправданы — наиболее производительные из разработанных Arm ядер серии Neoverse уже превосходят допустимый предел характеристик, заданный антикитайскими американскими и британскими санкциями. В случае ужесточения санкций объёмы интеллектуальной собственности на продажу могут дополнительно снизиться, а дело идёт к тому, что США, похоже, ужесточит контроль непременно. Несмотря на это, Китай недавно заявил о намерении увеличить вычислительные мощности, в следующие два года они должны преодолеть отметку 300 Эфлопс.

По расчётам IDC, рынок высокопроизводительных серверов в Китае в I квартале 2023 года должен вырасти до $3,1 млрд на 54 % год к году, а к 2027 году он вырастет впятеро, до $16,4 млрд. По мнению экспертов, на нынешнем технологическом уровне Китай отстаёт в разработке и производстве полупроводниковых технологий от западных стран, но ситуация постепенно меняется, и многие китайские компании перешли от закупок продуктов и технологий за рубежом к закупкам местной продукции или даже самостоятельной разработке и производству.

Fujitsu провела на этой неделе брифинг для СМИ и аналитиков на заводе в Кавасаки, на котором рассказала о разработке серверного процессора MONAKA, появление которого на рынке запланировано в 2027 году, пишет ресурс MONOist. Впервые о создании нового поколения CPU компания объявила весной этого года, а часть средств на разработку выделило правительство Японии.

Как сообщил Наоки Синдзё (Naoki Shinjo), гендиректор подразделения развития передовых технологий Fujitsu, MONAKA представляет собой высокопроизводительный энергоэффективынй процессор нового поколения, который разрабатывается для значительного повышения энергоэффективности ЦОД и обеспечения высокоскоростной обработки данных, необходимой для приложений ИИ и цифровой трансформации.

Источник изображений: MONOist

MONAKA будет основан на процессорной архитектуре Arm с набором инструкций Armv9-A с поддержкой масштабируемых векторных расширений SVE2. Он будет представлять собой 3D-сборку из чиплетов, а и его изготовление будет осуществляться с использованием 2-нм техпроцесса TSMC. По словам Синдзё, у процессора будет около 150 ядер, поддержка памяти DDR5 и интерфейс PCIe 6.0 с CXL 3.0. При этом для работы ему будет достаточно воздушного охлаждения.

Fujitsu ожидает, что MONAKA будет в два раза превосходить по энергоэффективности чипы конкурентов и во столько же раз опережать конкурентов по скорости обработки данных в области вычислений, ориентированных на рабочие нагрузки ИИ. За обеспечение безопасности данных в Armv9-A отвечает архитектура конфиденциальных вычислений Arm Confidential Compute Architecture (CCA).

Также сообщается, что в суперкомпьютере-преемнике Fugaku, который будет запущен в 2030 году, будут использоваться процессоры, разработанные с применением технологий, задействованных в MONAKA. В отличие от узкоспециализированных HPC-процессоров FUjitsu A64FX, которые легли в основу Fugaku, чипы MONAKA являются более универсальными решениями.

Компания SiFive анонсировала процессорное ядро Performance P870 с архитектурой RISC-V для высокопроизводительных клиентских приложений. Кроме того, дебютировал NPU-блок Intelligence X390 для задач машинного обучения и ИИ.

Решение Performance P870, как утверждается, обеспечивает прирост производительности примерно на 50 % (specINT 2006) по сравнению с ядром предыдущего поколения. Тактовая частота не раскрывается, но, по имеющимся данным, она превышает 3 ГГц.

Источник изображения: SiFive

В состав изделия входят два 128-бит векторных блока. На основе Performance P870 могут создаваться процессоры, насчитывающие до 32 ядер: это вдвое больше по сравнению с предшественником (Performance P670). Отмечается, что P870 может применяться для формирования гетерогонных SoC, также содержащих ядра P670 и P470. При этом каждый кластер использует общий кеш L2. Доступна и автомобильная версия Performance P870 с высокой степенью резервирования и отказоустойчивости. Новые ядра могут использоваться в сочетании с векторными процессорами в дата-центрах.

В свою очередь, решение Intelligence X390, по заявлениям SiFive, обеспечивает 4-кратное увеличение быстродействия векторных вычислений по сравнению с NPU предыдущего поколения Intelligence X280. Поддерживаются 1024-битные векторные регистры (VLEN) с 512-битными путями данных (DLEN). SiFive не раскрыла поддерживаемые типы данных, но известно, что X280 поддерживает INT8, INT16, INT32, FP16, FP32 и FP64. Комбинированное решение, состоящее из P870 и X390, предоставляет разработчикам гибкую платформу для приложений генеративного ИИ.

Открытая архитектура RISC-V, сегодня доступная любым разработчикам микрочипов, может исчезнуть из свободного доступа по инициативе США. Американские власти рассматривают возможность ограничить недружественным компаниям участие в международных сообществах RISC-V. Как сообщает «Коммерсантъ», это может создать проблемы российскому бизнесу, планирующему выпускать продукцию на соответствующей архитектуре. Ранее отечественные компании, например, отлучили от OpenRAN.

Открытая архитектура RISC-V появилась в Калифорнийском университете в Беркли и сегодня может использоваться совершенно свободно и бесплатно, в том числе в коммерческих проектах. Хотя в современных продуктах ядра RISC-V чаще предназначены для задач, требующих невысокой производительности, считается, что архитектура имеет большой потенциал для борьбы с x86 или Arm. Для синхронизации работ представители компаний участвуют в альянсах, крупнейшим из которых является RISC-V International. Несколько лет назад альянс «переехал» из США в Швейцарию из-за опасений возможных ограничений со стороны Вашингтона.

Источник изображения: Brian Kostiuk/unsplash.com

По данным СМИ, получившим доступ к подготовленной «Альянсом RISC-V» программой развития архитектуры RISC-V в России, к 2025 году отечественные разработчики чипов выпустят прототипы высокопроизводительных процессоров на данной архитектуре, а после 2026 года может начаться уже серийное производство таких чипов. В альянс входят «Байкал Электроникс», «Синтакор», «Аквариус» и ряд других крупных компаний. По данным отраслевых источников, производством подобных чипов могут заняться, например, Yadro и «Байкал Электроникс».

Прямо сейчас ряд американских конгрессменов требует ввести в отношении архитектуры экспортные ограничения. Хотя в первую очередь политики озабочены использованием RISC-V в китайских проектах, под вопросом может оказаться участие в международных альянсах российских разработчиков. При этом именно такие объединения задают общие стандарты. Если технические комитеты подобных альянсов перестанут принимать представителей российских дизайн-центров, разработка будет осложнена и последним придётся, как минимум, соблюдать стандарты, принятые без их участия.

Впрочем, эксперты допускают использование обходных путей для сохранения присутствия в подобных объединениях. Некоторые утверждают, что достаточно будет создать промежуточное юридическое лицо на нейтральной территории вроде Гонконга. При этом сама RISC-V International заявила, что попытки ограничений со стороны правительств затормозят появление новых, улучшенных чипов и отбросят назад глобальную технологическую отрасль.

Корпорация Intel опубликовала уведомление о снятии с производства большого количества серверных процессоров Xeon поколения Cascade Lake-SP, которое появилось в 2019 году. Речь идёт о чипах семейств Xeon Bronze, Xeon Silver, Xeon Gold, Xeon Platinum и о некоторых коробочных изделиях.

В официальном сообщении говорится, что процессоры Cascade Lake-SP уходят в отставку по той причине, что рыночный спрос сместился в сторону других продуктов. Поэтому дальнейшие производство и продажи изделий указанного семейства нецелесообразны.

Источник изображения: Intel

В общей сложности Intel прекратит выпуск 68 чипов. Это, в частности, по два изделия серий Xeon Bronze 3200 и Xeon Silver 4200, десять чипов Xeon Gold 5200, 24 процессора Xeon Gold 6200, 14 решений Xeon Platinum 8200 и 16 коробочных CPU. Под нож попадут изделия разного класса — от модели начального уровня Xeon Bronze 3204 до high-end-версии Xeon Platinum 8280.

Поскольку платформа LGA3647 очень популярна, эти процессоры не исчезнут в одночасье. Intel ещё несколько месяцев будет принимать заказы на поставку указанных процессоров. При этом говорится, что заявки, оформленные после 26 апреля 2024 года, не подлежат отмене. Полностью отгрузки чипов прекратятся 23 октября 2026 года.

Европейский Союз продолжает активно развивать собственное видение суперкомпьютеров ближайшего будущего, в основу которых ляжет архитектура RISC-V. За три с половиной года работы проекта Marenostrum Experimental Exascale Platform (MEEP) создана новая платформа, детально описывающая различные блоки и свойства таких HPC-систем.

Выбор микроархитектуры RISC-V в качестве основы MEEP вполне оправдан — она является открытой и позволяет разработчикам не зависеть от проприетарных наборов инструкций и аппаратных решений. Таким образом ЕС планирует достигнуть автономии в сфере супервычислений, обзаведясь собственной платформой.

Высокоуровневое описание эмулируемого ускорителя

В основе проекта MEEP лежит ядро Accelerated Memory and Compute Engine (ACME), изначально спроектированное с прицелом на применение высокоскоростной памяти HBM3 и состоящее из тайлов памяти (Memory Tile) и вычислительных тайлов VAS, объединённых меш-интерконнектом. Воплощение дизайна ACME в реальный кремний пока ещё дело будущего, но уже очевидно, что процессоры, разработанные в рамках проекта MEEP, будут иметь чиплетную компоновку.

Архитектура ACME и её строительные блоки

В конструкции ACME на долю Memory Tile выпадают все операции с подсистемами памяти, включая построение иерархических массивов, использующих разные типы памяти, в том числе MRAM и HBM3. Модули VAS включают себя по 8 процессорных ядер со своими разделами L2-кеша. Каждое такое ядро состоит из нескольких отдельных блоков: скалярного RISC-V, блока векторных операций, а также блоков ускорителей двух типов — SA-HEVC для обработки видео и SA-NN для нейросетевых задач, в частности, инференса.

Схема работы ускорителей в составе блоков VAS

По сути, каждый модуль VAS представляет собой вполне законченный многоядерный процессор RISC-V, способный работать со всеми современными форматами данных, автоматически распознающий расширенные инструкции и выполняющий их с помощью соответствующих ускорителей в своём составе.

Платформа, созданная в рамках проекта MEEP, уже функционирует как эмулируемый с помощью FPGA Xilinx полноценный прототип. Он позволяет не только вести разработку и отладку ПО для новой европейской суперкомпьютерной экосистемы, но и производить валидацию аппаратных компонентов для будущих ускорителей/процессоров с архитектурой ACME.

На конференции Innovation 2023 компания Intel поделилась новыми сведениями о процессорах Xeon пятого поколения. Эти чипы под кодовым именем Emerald Rapids должны прийти на смену Sapphire Rapids. Дебютируют новые процессоры уже 14 декабря, но сведений об их особенностях и отличиях от предыдущего поколения Xeon до этого момента было мало.

Ещё весной этого года Intel начала рассылать инженерные образцы Emerald Rapids избранным партнёрам, однако известно было лишь о том, что наследники Sapphire Rapids получат до 64 ядер при 128 потоках и будут использовать актуальный процессорный разъём LGA 4667.

Источник: Intel via VideoCardz.net

В новом поколении Xeon разработчики явно сделали серьёзный упор на ускорении подсистемы памяти: процессоры Emerald Rapids получат в три раза больше кеша L3, нежели их предшественники, а также получат поддержку более быстрых модулей DDR5. Вернётся интегрированный движок RAID для NVMe-накопителей. Ранее Intel отказалась от технологии VROC, но сейчас решила, что её наличие не будет лишним для новых Xeon.

Благодаря архитектурной оптимизации производительность в пересчёте на Вт вырастет, по словам Intel, на 17 %, а ещё более экономичными новые процессоры должны стать за счёт активного использования различных блоков ускорителей, разгружающих основные вычислительные ядра.

Источник: Intel via VideoCardz.net

Появится официальная поддержка устройств CXL Type 3. К этому классу относятся экспандеры памяти без собственного контроллера, функционирующие за счёт поддержки процессором; такие модули работают и с Sapphire Rapids, но не имеют официальной поддержки.

Серьёзное внимание Intel уделила также вопросам телеметрии и безопасности: новые процессор получат поддержку ряда фирменных технологий, включая новые расширения Trust Domain Extensions (TDX), обеспечивающие конфиденциальность на уровне виртуальных машин.

Intel Xeon Platinum 8580 ES2 с точки зрения CPU-Z, AIDA64, HWiNFO64 и Cinebench 2024. сточник: YuuKi_AnS via VideoCardz.net

Любопытными сведениями поделился и сетевой энтузиаст YuuKi_AnS, ранее рассказавший об инженерных образцах Emerald Rapids. Процессоры действительно получили двухчиплетную компоновку — в распоряжении источника оказался чип Xeon Platinum 8580 ревизии ES2 с 60 ядрами Raptor Cove. Как и ожидалось, все ядра относятся к Р-классу, каждое ядро дополнено 2 Мбайт кеша L2.

Таким образом, подсистема кеша у Emerald Rapids действительно выглядит достаточно внушительно: 120 Мбайт L2 вместе с 300 Мбайт L3 дают в сумме 420 Мбайт. Это должно крайне положительно сказаться на производительности новых Xeon в нейросетевых задачах вроде LLM-инференса.

О частотном потенциале говорить рано — версия ES2 имеет базовую частоту всего 2 ГГц, но, судя по всему, в турборежиме она может подниматься до 4 ГГц. Максимальный TDP, по мнению утилиты HWiNFO64, составляет 350 Вт. Судить всерьёз об Emerald Rapids по результатам тестов Cinebench 2024 и CPU-Z пока не стоит — показатели эти предварительные и финальная версия Xeon Platinum 8580 может продемонстрировать совсем другие цифры.

Долгое время компания Intel отставала от AMD в количестве процессорных ядер, сконцентрированных в пределах одного чипа. И хотя паритет не достигнут и по сей день, похоже в ближайшем будущем эта ситуация должна измениться в пользу «синих». Уже в поколении Sierra Forest Intel представит 144-ядерные процессоры Xeon, а в ближайшем будущем компания планирует удвоить количество ядер на CPU и, возможно, в будущем даже утроит их плотность.

В настоящее время компания готовит к выпуску две принципиально разные ветви нового поколения процессоров Xeon. В одной из этих ветвей под кодовым названием Sierra Forest будут применены только энергоэффективные Е-ядра, но их количество будет доведено до 144, что уже больше достигнутого AMD максимума в 128 ядер.

Источник изображений здесь и далее: Intel via (Tom's Hardware)

Но, как сообщил глава компании на мероприятии Intel Innovation 2023, останавливаться на этом разработчики не собираются и Intel уже имеет на руках и собирается выпустить в будущем аналогичный процессор, но уже с 288 ядрами, которые, впрочем, останутся энергоэффективными и однопоточными.

Сравнение площадей кристаллов Sierra Forest (слева) и Granite Rapids. Источник: Wild_C/X via Tom's Hardware

Это будет достигнуто благодаря новой чиплетной компоновке, на которую Intel переходит в пятом поколении процессоров Xeon Scalable. Использоваться будет та же архитектура Sierra Forest: как известно, 144-ядерные модели этих чипов состоят из трёх тайлов (вычислительного и двух I/O-модулей), так что для реализации варианта с 288 ядрами будет достаточно просто добавить ещё один вычислительный тайл.

Источник: Intel

Xeon Scalable пятого поколения с P-ядрами — Granite Rapids — будет использовать три вычислительных тайла-чиплета. По подсчётам зарубежных коллег-обозревателей, площадь тайла Granite Rapids составляет 598 мм², а Sierra Forest — 578 мм². Теоретически Intel может выпустить и трёхтайловый вариант Sierra Forest, что даст невиданные ранее 432 ядра в одном процессоре.

Также компания сообщила о судьбе процессоров Xeon Emerald Rapids, наследников Sapphire Rapids. Эти обновлённые чипы, также построенные на базе техпроцесса Intel 7, должны увидеть свет уже 14 декабря этого года. Чипы на базе более совершенного Intel 3 в лице Sierra Forest и Granite Rapids, напомним, запланированы на первую половину следующего года. Конкурировать им придётся с AMD Turin с ядрами Zen 5. А решения Intel Clearwater Forest на базе Intel 18A появятся лишь в 2025 году.

Компания AMD продолжает экспансию на серверном рынке: сегодня она анонсировала выпуск новой разновидности процессоров EPYC четвёртого поколения — чипы EPYC 8004, известные под кодовым именем Siena. Это энергоэффективные процессоры, предназначенные для применения в сфере периферийных вычислений и телекоммуникационного оборудования.

Архитектурно ничего нового в EPYC 8004 нет — основе лежит тот же дизайн ядер Zen 4c, применяемый в процессорах EPYC Bergamo и позволивший создать AMD первые в мире 128-ядерные процессоры с архитектурой x86. В числе прочего, это означает и наличие поддержки AVX-512.

Источник изображений здесь и далее: AMD

Компания продолжает придерживаться уже хорошо освоенной модели создания новых процессоров путём компоновки вычислительных 5-нм чиплетов CCD вокруг унифицированного 6-нм чиплета IOD, выполняющего роль хаба ввода-вывода. Однако есть и существенные изменения. Так, в процессорах серии Siena была серьёзно усечена подсистема памяти, с 12 до 6 каналов DDR5. Также пострадала подсистема PCI Express, включающая 96 линий PCIe 5.0 вместо 128.

Всё это позволило сделать процессоры компактнее, но потребовало введения нового сокета SP6 с меньшим числом контактов — 4844 против 6096 контактов у SP5. Такой ход позволит снизить себестоимость производства системных плат для EPYC 8004, тем более что поддержки двухпроцессорных конфигураций новые чипы AMD не предусматривают.

Всего в новой серии AMD анонсировала 12 процессоров, с количеством ядер от 8 до 64 (16—128 потоков), в вариациях с настраиваемым теплопакетом и фиксированным в соответствии со стандартом NEBS (Network Equipment-Building System); последний также предусматривает более широкий диапазон рабочих температур (от -5 до +85 °C).

Нельзя, впрочем, сказать, что теплопакет как-то особенно низок даже у младших 8-ядерных моделей — он стартует с отметки 80 Вт (для модели с настраиваемым TDP этот показатель можно снизить до 70 Вт), а в максимальных конфигурациях система охлаждения CPU должна справляться с отводом 175–225 Ватт. Для периферийных систем и телекоммуникационного оборудования этого добиться не всегда просто.

Можно назвать и другие ограничения: так, использование прежнего дизайна IOD-чиплета означает поддержку памяти со скоростью до DDR5-4800, причём лишь при одном модуле DIMM на канал, а поддержка 3DS RDIMM отсутствует, что ограничивает максимальный объём оперативной памяти отметкой 1152 Гбайт (12 × 96 Гбайт RDIMM). Из 96 линий PCIe лишь половина может работать в режиме CXL.

А конкуренция со стороны Intel в этом сегменте будет очень жёсткой: поскольку речь идёт о телекоммуникационном оборудовании, у «синих» имеется готовый стек решений vRAN и отлично подходящие для его запуска процессоры Xeon EE с поддержкой vRAN Boost, а также ещё более экономичные Xeon D-2700 с интегрированным 100GbE-контроллером, поддерживающие третье поколение Quick Assist и полноценные расширения AVX-512 и VNNI/DL.

AMD хочет противопоставить этому «чистую» вычислительную мощность, достигаемую за счёт количества ядер. Это может сыграть решающую роль при использовании программного обеспечения, неспособного использовать все преимущества ускорителей в процессорах Intel. Также потенциальных заказчиков должна привлечь низкая совокупная стоимость владения для систем на базе EPYC Siena, достигаемой за счёт высокой удельной производительности новых процессоров.

Компания сообщает, что процессоры EPYC 8004 уже доступны в новых периферийных серверах таких производителей, как Dell, Lenovo и Supermicro, анонсировала новые решения и Giga Computing. Также поддержали выпуск новых чипов Microsoft Azure и Ericsson. Последняя, напомним, весной этого года подписала с AMD соглашение о разработке открытого RAN-стека, что позволит ей «отвязаться» в своих продуктах от решений исключительно Intel.

Многопоточность давно никого не удивляет, ведь большинство современных процессоров поддерживают выполнение минимум двух потоков на ядро, а у IBM есть и ядра с восемью потоками. Но на конференции Hot Chips 2023 компания Intel продемонстрировала нечто принципиально новое в этом смысле — 8-ядерный RISC-процессор, способный одновременно выполнять до 528 потоков, да ещё и с интегрированным оптическим интерконнектом.

Новинка во всех отношениях любопытная: 66 аппаратных потоков на ядро, довольно объёмный кеш первого уровня (192 Кбайт совокупно для инструкций и данных), 4 Мбайт сверхбыстрой SRAM, а также интегрированные фотонные модули, обеспечивающие оптический интерконнект между несколькими процессорами в системе.

Источник изображений здесь и далее: Intel via ServeTheHome

Поводом для разработки столь необычного процессора стало участие Intel в программе DARPA HIVE, подразумевающей создание эффективных решений для применения в крупномасштабных системах графовой аналитики петабайтного масштаба. По энергоэффективности в такого рода задачах новый чип продемонстрировал тысячекратное превосходство над традиционными архитектурами.

Уникальный чип произведён с использованием 7-нм техпроцесса TSMC с 15 слоями металлизации, использует тайловую (чиплетную) компоновку и несёт на борту блоки с интегрированной кремниевой фотоникой Ayar Labs. Состоит новинка из 27,6 млрд транзисторов (1,2 млрд транзисторов на ядро) и имеет площадь 316 мм². В демонстрируемой версии использована упаковка BGA c 3275 контактами.

Архитектура процессорных ядер — RISC с фиксированной длиной команд. При этом сами ядра реализованы довольно необычно, поскольку каждое ядро содержит как многопоточные конвейеры (16 потоков на конвейер), так и быстрые однопоточные, с восьмикратно более высокой производительностью. Имеется кастомный контроллер DDR5, контроллер PCI Express 4.0 x8, а также 32 высокоскоростных AIB-порта.

Последние как раз и реализуются за счёт чиплетов с интегрированной фотоникой. 32 оптических канала на процессор обеспечивают пропускную способность интерконнекта на уровне 1 Тбайт/с, а топология HyperX допускает масштабирование на уровне более 1 млн процессоров. При этом теплопакет одного чипа составляет всего 75 Вт.

Внутренний межъядерный интерконнект использует меш-сеть с топологией 2D и 16 специальных маршрутизаторов, обеспечивающих высокую I/O-производительность за пределами кристалла. Эти маршрутизаторы работают на частоте 1 ГГц при напряжении 0,75В, имеют задержку всего 4 такта при ширине соединения 25 байт и пропускную способность 64 Гбайт/с на соединение.

Помимо самого процессора, Intel разработала и OCP-шасси, несущее на борту 16 таких процессоров, 512 Гбайт DRAM и оптическую сеть с производительностью до 16 Тбайт/с в каждом направлении. Благодаря наличию 32 высокоскоростных оптических каналов, в пределах стойки возможно подключение по схеме каждый-с-каждым, не требующая применения дополнительных коммутаторов.

Intel не только продемонстрировала работоспособность систем на базе новых процессоров, но и опубликовала результаты тестирования оптического интерконнекта между двумя демонстрационными системными платами. Задержка при этом не превышает 5 нс. Логически общение ядер в соседствующих процессорах ничем не отличается от внутрипроцессорного, хотя и имеет несколько более высокие задержки. При этом обеспечивается практически линейное масштабирование.

Также известны электрические характеристики: в 75-Вт пакете больше половины приходится на фотонику, и лишь 21 % — на вычислительные ядра. Ещё 16 % потребляет контроллер памяти, остальное приходится на тактовые генераторы, маршрутизаторы и внутренний интерконнект.

При разработке и создании этого уникального процессора Intel пришлось решить ряд технических проблем, в частности, обеспечить надёжное и точное подключение оптических волокон, в том числе в процессе сборки чипа. Для обеспечения приемлемого выхода годных чипов в новинке применен ряд специально разработанных для этого материалов.