Компания Kraftway на Международной промышленной выставке «Иннопром 2022» в Екатеринбурге продемонстрировала твердотельный накопитель (SSD) на базе первого отечественного SSD-контроллера — решения собственной разработки К1942ВК018. Показанный SSD уже применяются в системах с российскими процессорами «Эльбрус».

Представлено изделие Kraftway ASIC v2 на базе архитектуры RISC-V, производившееся по 28-нм техпроцессу TSMC HPC+. Возможно применение чипов флеш-памяти 3D MLC и TLC, а в перспективе и QLC. Чипы могут быть от Kioxia, Micron, а теперь ещё и от китайской YMTC. Впрочем, как отмечает вендор, MLC-память уже выводится из массового производства.

В показанных SSD применена память российской GS Nanotech, которую делают из чипов Micron и Kioxia. В устройстве задействован интерфейс PCIe 4.0 x4 (аппаратная реализация NVMe 1.4), а максимальная ёмкость достигает 16 Тбайт. Скорость последовательного чтения/записи превышает 1500 Мбайт/с. Показатель IOPS при произвольном чтении и произвольной записи 4-Кбайт блоками — свыше 200 тыс. и 150 тыс. соответственно.

Контроллер предлагает поддержку интерфейса ONFi 4.0 (не менее 800 MT/s) и 8 каналов памяти (16 путей на канал). Реализована поддержка soft-LDPC, RAID over NAND, мониторинг, управление питанием и т.д. Контроллер может применяться для изготовления накопителей в форм-факторах PCIe-карты расширения HHHL (на фото выше), M.2 и EDSFF E.1S/E.1L. Заявленное энергопотребление составляет 2–4 Вт.

В начале прошлого года организация Raspberry Pi Foundation выпустила свой первый микроконтроллер — миниатюрную плату под названием Raspberry Pi Pico, подходящую для создания различных устройств для Интернета вещей, промышленной сферы и пр. Теперь у этого изделия появилась улучшенная версия — Raspberry Pi Pico W.

Как и оригинальная модель, новинка полагается на фирменный чип RP2040, который содержит два ядра Cortex M0+ с базовой тактовой частотой 48 МГц и возможностью повышения до 133 МГц. Присутствуют 264 Кбайт памяти SRAM и 2 Мбайт флеш-памяти. Общие размеры мини-платы также не изменились — 51 × 21 мм.

Источник изображений: Raspberry Pi

Главное изменение заключается в том, что Raspberry Pi Pico W получила поддержку беспроводной связи Wi-Fi. Она реализована благодаря контроллеру Infineon CYW43439 стандарта Wi-Fi 4 (IEEE 802.11b/g/n), обеспечивающего работу в частотном диапазоне 2,4 ГГц. Применена интегрированная антенна ABRACON.

Новинка, как и оригинальная версия, располагает единственным разъёмом Micro-USB 1.1 для подачи питания и передачи данные. Есть массив GPIO-контактов, позволяющий задействовать интерфейсы 2 × UART, 2 × I2C, 2 × SPI, а также 16 PWM-каналов. Диапазон рабочих температур простирается от -20 до +70 °C.

Цена Raspberry Pi Pico W составляет $6 против $4 у оригинальной версии. На момент начала продаж объём складских запасов будет около 50 тыс. единиц, после чего производство расширится.

Компания InnoGrit Corporation сообщила о начале пробных поставок контроллера Tacoma IG5669, предназначенного для SSD корпоративного класса. Изделие может применяться в устройствах различных форм-факторов — в частности, E1.S, E1.L, AIC, E3.S и U.2. Новинка обеспечивает поддержку интерфейса PCIe 5.0 x4 (спецификация NVMe 2.0). Возможно использование памяти различных типов, включая SLC, MLC, TLC, QLC NAND, MRAM, XL-FLASH и пр.

Говорится о 16/18 каналах NAND и о возможности примененияDDR4/LPDDR4/DDR5 в качестве буфера. Вместимость накопителей на базе Tacoma IG5669 может достигать 32 Тбайт. Обеспечено соответствие спецификациям Toggle 5.0 и ONFI 5.0. Утверждается, что скорость последовательного чтения информации будущих устройств хранения данных составит до 14 Гбайт/с, скорость последовательной записи — до 11 Гбайт/с.

Источник изображения: InnoGrit

Что касается показателя IOPS (операций ввода/вывода в секунду), то он заявлен на отметке в 3 млн при произвольном чтении и 2,5 млн при произвольной записи. Среди прочего упомянут высочайший уровень защиты информации с функциями шифрования. Кроме того, реализованы средства Smart Cache и проприетарная технология коррекции ошибок ECC. Поддерживается шифрование AES, RSA, SHA3-256/384/512, SM2/3/4.

Контроллер получил многоуровневое управление питанием, поддержку SR-IOV (Single Root Input/Output Virtualization), поддержку множественных пространств имён, защиту от перегрева и поддержку различных периферийных интерфейсов, включая I3C. Кроме того, на аппаратном уровне реализована технология зонирования Zoned Namespace (ZNS) для снижения задержек и более гибких возможностей кастомизации.

Компания NXP Semiconductors анонсировала семейство микроконтроллеров MCX, которые найдут применение в устройствах и оборудовании для Интернета вещей (IoT), умных домов, интеллектуальных предприятий, умных городов и развивающихся промышленных систем. Компания подчеркнула, что новинки не заменят собой семейства Kinetis и LPC, которые и далее будут доступны заказчикамю

В состав изделий MCX включён специализированный нейропроцессорный блок (NPU). Утверждается, что при выполнении задач, связанных с ИИ, он обеспечивает 30-кратное увеличение быстродействия по сравнению с выполнением тех же задач только лишь с использованием ядра Arm Cortex-M33.

Источник изображений: NXP

Новые микроконтроллеры разделены на четыре подсемейства. Одно из них, MCX N Advanced, предназначено для интеллектуальных приложений и систем безопасности. Предусмотрены средства EdgeLock Secure, а также наличие DSP. Частота варьируется от 150 до 250 МГц. Вторая серия — MCX A Essential, ориентированная на выполнение таких задач, как управление различными приводами. Частота составляет от 48 до 96 МГц. Упомянуты встроенные таймеры и одноконтактная подача питания.

Ещё одна серия носит название MCX W Wireless. Эти микроконтроллеры поддерживают энергоэффективную беспроводную связь, включая Bluetooth Low Energy. Частота — от 32 до 150 МГц. Наконец, серия MCX L Ultra-Low Power отличается сверхнизким энергопотреблением. Частота составляет 50–100 МГц с возможностью 50-% повышения.

Российский разработчик решений в области хранения данных и виртуализации «Аэродиск» объявил о создании дизайн-центра для разработки новых продуктов. Ранее компания объявила о планах создать собственный контроллер NVMe 2.0 под кодовым названием «Тор», который и станет одним из первых продуктов нового центра. Основное направление работы нового подразделения «Аэродиска» — разработка технологий хранения с поддержкой аппаратной виртуализации для решений в корпоративном сегменте.

По словам компании, для корпоративного сектора характерны смешанные и разнородные нагрузки, которые возникают при одновременном исполнении независимых задач, зачастую работающих в разных виртуальных машинах. Из-за этого возникает большое количество очередей запросов в разные диапазоны логических адресов, причём с различными приоритетами, что требует оптимизации алгоритмов работы с хранилищем. Кроме того, в современных реалиях уже требуется перенос части задач гипервизора с хост-процессора на плечи контроллера.

Изображение: Аэродиск

Центр уже создал FPGA-прототип NVMe-контроллера PCIe 4.0, который помимо базовых блоков включает два ядра RISC-V, каждое из которых выполняет свои функции. Одна часть занята обслуживанием интерфейса хоста (PCIe + NVMe), вторая — флеш-памяти, для которой, в частности, важно наличие быстрой коррекции ошибок. Ведётся и разработка аппаратных блоков поддержки виртуализации. Кроме того, возожно создание более специализированных решений на базе ядер RISC-V. Например, большое внимание будет уделяться направлению вычислительных систем хранения (CSD, Computational Storage Device).

В течение пяти лет планируется создание серии устройств хранения от начального уровня до продвинутых систем корпоративного класса, «где отдельно будет выделен блок работ по созданию серии устройств с вычислительными блоками CSD для потребителей с задачами аналитики, машинного обучения и ИИ». По словам компании, концепция дизайн-центра вполне вписывается в рамки стратегии разработки полного спектра продукции в сегменте микроэлектроники в России. Где именно будут производиться новые решения, компания пока сказать не готова, но вопрос этот прорабатывается уже сейчас.

В семейство Arm Cortex-M входят относительно недорогие решения, ориентированные на минимальное энергопотребление. SoC на основе таких ядер обычно лежат в основе различных встраиваемых систем и устройств класса IoT. Впрочем, наработки из мира «больших» Cortex-A проникают и в этот сегмент: ещё в феврале 2020 года компания анонсировала серию Cortex-M55 (ARMv8.1-M), но сейчас она уступает место новому лидеру — Cortex-M85.

Для своего класса это действительно во многом уникальное процессорное ядро. В области целочисленных вычислений оно опережает Cortex-M7 с его шестистадийным суперскалярным конвейером, а при работе с векторными расширениями Helium, дебютировавшими в Cortex-M55, оказывается быстрее последнего. Новинка предназначена для устройств, которым необходим достаточно высокий уровень производительности, но при этом и такие возможности, как детерминированность поведения и низкая латентность при обработке прерываний.

Изображения: Arm

Новое ядро построено на основе того же набора инструкций, ARMv8.1-M, но имеет конвейер с семью стадиями для целочисленного блока, опциональныe FPU с поддержкой FP16/32/64 и векторные расширения Helium (M-profile). Дополнительный 64-бит интерфейс позволяет ядру работать совместно с кастомными ускорителями (до 8 шт.) и инструкциями. Имеются 32-бит расширения DSP/SIMD. Объёмы кешей данных и инструкций первого уровня составляют до 64 Кбайт каждый, а объём кешей более высоких уровней может достигать аж 16 Мбайт.

Опционально поддерживается модуль защиты памяти MPU — до 16 изолированных регионов с различным уровнем безопасности при наличии TrustZone. Интегрированный контроллер прерываний NVIC (Nested Vectored Interrupt Controller) поддерживает обработку до 480 прерываний, а также NMI. Отдельно реализован контроллер пробуждения для быстрого выхода процессора из спящих режимов.

В Cortex-M85 реализованы развитые средства отладки, включая блок мониторинга производительности и опциональные блоки трассировки. За безопасность отвечает Arm TrustZone и расширения (Pointer Authentication, Branch Target Identification), так что новое ядро отвечает требованиям PSA Certified Level 2. С внешним миром ядро общается посредством трёх шин — основной 64-битной AMBA 5 AXI, совместимой с версией AXI4 и двух шин AMBA 5 AHB, одна из которых используется для периферии.

На данный момент это самое быстрое Arm-ядро в семействе M — его производительность оценивается в 6,28 CoreMark/МГц и 8,76DMIPS/МГц. Оно доступно в составе эталонных платформ Corstone-310 и Ethos-U55. Решения на базе новинок можно разрабатывать уже сейчас с помощью Arm Virtual Hardware, поскольку готовые чипы с новыми ядрами, вероятно, появятся не раньше, чем через год. Более подробно о новинке можно узнать из анонса и в разделе сайта Arm для разработчиков.