Материалы по тегу: интерфейсы

11.01.2021 [20:24], Алексей Степин

Экосистема PCI Express 5.0 и CXL расширяется: PLDA продемонстрировала работу XpressLINK с Intel Xeon Sapphire Rapids

Потребность в более скоростных интерфейсах существовала в мире ИТ всегда, но за последние годы она обострилась: третья версия PCI Express пробыла с нами почти десятилетие, и лишь сейчас, проводив 2020 год, можно сказать о сколько-нибудь заметном распространении PCI Express 4.0.

Урок усвоен и с PCIe 5.0 аналогичной истории не повторится: практически все разработчики процессоров и прочих компонентов изначально закладывают поддержку пятой версии в свои новые решения. Среди лидеров в этой области — компания PLDA, продемонстрировавшая работоспособность своих компонентов PCI Express 5.0 и CXL.

Говоря о CXL, мы неизбежно подразумеваем PCIe 5.0 — именно PCI Express пятой версии является физической основой нового протокола скоростных межсоединений Compute Express Link. CXL дополняет PCIe 5.0 рядом интересных и востребованных в мире HPC возможностей, но речь сейчас не об этом, а о том, что родственность стандартов упрощает разработку IP-блоков с их поддержкой.

Компания PLDA является активным разработчиком IP-модулей, причём, специализируется она именно на высокоскоростных интерфейсах, участвуя в разработке стандарта PCI Express c 2001 года.  Стандарты, сколь угодно совершенные в теории, мертвы без реального работоспособного «кремния», и здесь PLDA оказалась в числе лидеров, успешно продемонстрировав работу своего контроллера PCI Express 5.0 и доказав работоспособность CXL в системах на базе инженерных образцов Intel Sapphire Rapids.

Один из демонстрационных стендов CXL 2.0

Один из демонстрационных стендов CXL 2.0

Следует отметить, что контроллер PLDA XpressRICH не монолитен, за физическую часть (PHY) в демонстрационной системе отвечал блок, разработанный Broadcom. Несмотря на это, IP-модули продемонстрировали слаженную работу и целостность сигнала в различных тестовых сценариях. PLDA утверждает, что данную связку разработчики новых SoC могут использовать смело — качество работы гарантируется.

Две тестовые платы успешно устанавливали стабильную связь на скорости 32 ГТ/с, для тестирования были использованы компоненты Xilinx Vivado ILA и анализатор PCIe Viavi. Также контроллер PLDA без проблем работал в режиме совместимости с предыдущими версиями PCIe на скоростях 16, 8, 5 и 2,5 ГТ/с.

Архитектура контроллера CXL 2.0, созданного PLDA

Архитектура контроллера CXL 2.0, созданного PLDA

Демонстрация CXL использовала другой набор компонентов. В этом сценарии разработка PLDA под названием XpressLINK была воплощена в ПЛИС на PCIe-платах. Новый контроллер поддерживает все основные суб-протоколы CXL, описанные в версии 2.0: CXL.io, CXL.cache и CXL.mem. Платформой здесь послужили системы, оснащённые прототипами процессоров Intel Xeon Sapphire Rapids.

Демонстрация, проведённая в рамках давнего сотрудничества PLDA и подразделения Intel Industry Enabling Labs, показала полную работоспособность новинок, а также доказала, что контроллер CXL обеспечивает самую низкую латентность в своём классе. Последнее крайне важно, поскольку CXL пророчат в качестве основы для суперкомпьютеров и кластерных систем нового поколения.

Контроллер PLDA XpressLINK может быть реализован в качестве строительного блока для SoC, как отдельный ASIC-чип, а также в виде ПЛИС. Он доступен для лицензирования, чем уже воспользовались некоторые крупные разработчики микроэлектроники.

Постоянный URL: http://servernews.ru/1029751
24.12.2020 [20:11], Алексей Степин

Synopsys предлагает полный спектр IP-решений для CXL

Новый стандарт шины CXL (Compute Express Link) хорош тем, что базируется на уже давно устоявшемся и общепринятом стандарте PCI Express, который способен обеспечить высокие скорости обмена данными и минимальную латентность. Версия 2.0 стандарта CXL была финализирована совсем недавно, в ноябре этого года, и мы опубликовали посвящённую этому событию заметку.

Напомним основные тезисы CXL 2.0. В основе новой версии по-прежнему лежит PCI Express 5.0, однако в ней реализована более сложная, многоуровневая структура взаимодействия узлов сети. Появилась поддержка коммутирования и шифрования, а также возможность работы с устройствами «постоянной памяти» (persistent memory), такими как, например, Optane DCPMM. Предусмотрена возможность управляемого горячего подключения, что немаловажно, поскольку позволяет минимизировать время простоя и ввода в строй новых вычислительных узлов в системе.

На сегодняшний момент CXL имеет самую большую армию сторонников: в разработке участвуют более 120 компаний. Для сравнения, потенциально конкурирующий стандарт CCIX может похвастаться примерно 50 участниками, Gen-Z насчитывает около 70 участников, а OpenCAPI — лишь 38. Впрочем, между CXL и Gen-Z в настоящее время подписан «меморандум взаимопонимания». Также называется возможность совместного использования CCIX и CXL, подобно тому, как Ethernet может работать поверх InfiniBand.

Конечно, всё это не гарантия того, что CXL обязательно победит, но шансы на победу достаточно высокие, особенно если учесть, что в составе совета директоров CXL принимают участие AMD, ARM, Intel и IBM. Помогает в продвижении стандарта компания Synopsys, весьма известный и солидный разработчик IP-решений. Из достижений компании 2020 года можно назвать набор инструментов для создания аналоговых чипов машинного обучения (совместно с IBM), новые 64-битные ядра ARC и интерфейс для памяти HBM2E.

Для CXL компания создала первую законченную реализацию стандарта ещё в 2019 году. Сейчас Synopsys объявила о новых IP-блоках CXL DesignWare, поддерживающих протокол AMBA CXS и позволяющих бесшовно интегрировать шины CXL и ARM Neoverse Coherent Mesh Network. С растущей популярностью серверных процессоров на базе ARM это даёт CXL ещё одно важное преимущество.

Отметим, что новые IP-блоки способны работать на скорости 32 ГТ/с при 512-битной ширине шины. Поддерживаются конфигурации от x1 до x16, включая варианты с бифуркацией линий PCIe 5.0. Реализация физического уровня (PHY) уже сейчас описывается для широкого круга техпроцессов FinFET. Страницы, посвящённые новому контроллеру CXL, DesignWare CXL IP и верификация IP для AMBA CXS доступны по соответствующим ссылкам.

Постоянный URL: http://servernews.ru/1028711
14.11.2020 [16:44], Алексей Степин

CXL обретает «плоть»: Microchip выпустила первые компоненты PCI Express 5.0

Стандарт CXL, разработка второй версии которого была недавно закончена, обещает решить большую часть проблем, связанных с системами межсоединений в крупных кластерных системах и суперкомпьютерах. Теория мертва без практики: CXL даже первых версий базируется на возможностях PCI Express 5.0, интерфейса, ещё не реализованного в коммерчески доступных продуктах. Однако с помощью компании Microchip PCIe 5.0, а, значит, и CXL, начинают понемногу обретать «плоть».

Проектирование и реализация высокоскоростных шин обмена данными, таких как PCI Express, является почти искусством. Данные по линиям PCIe передаются на очень высоких частотах, составляющих уже 8 ГГц для версии 4.0. Речь скорее идёт о микроволновой СВЧ-электронике, имеющей свои законы.

При таких частотах исходный импульс сигнала быстро «портится»: помимо обычного затухания, происходит и размытие формы самого импульса. Искажения нарастают по мере увеличения длины линий связи, дополнительные искажения и переотражения сигнала вносит любая неоднородность: места пайки, контакты разъёмов и прочие элементы, а также соседние линии.

Пока речь идёт о платах расширения, бороться с такими проблемами не так сложно, расстояние от процессора до приёмников на борту PCIe-платы измеряется в самом худшем случае десятками сантиметров. Однако CXL провозглашается в качестве стандарта межсоединений в HPC-системах, а значит, длина линий связи будет существенно выше. В простых случаях обычно используются редрайверы — простые аналоговые усилители сигнала, но для целей CXL их недостаточно. Нужны ретаймеры.

Ретаймер же является устройством достаточно сложным, поскольку он должен принимать сигнал входной линии, декодировать его согласно протоколу, а затем, восстановив идеальную форму и длительность, передавать дальше. При этом ретаймер постоянно управляет своими приёмопередающими контроллерами в зависимости от характеристик канала и параметров сигнала. До ноября этого года ретаймеров, способных работать на скоростях PCI Express 5.0, толком и не было, но недавно компания Microchip официально анонсировала новую серию ретаймеров XpressConnect.

Основные размерности каналов PCIe в серверной и HPC-инфраструктуре обычно составляют 8 и 16 линий, поэтому в новой серии ретаймеров представлены чипы PM8658 и PM8659 соответственно. Microchip заявляет, что новинки способны увеличить длину работоспособного канала PCIe 5.0 (32 Гт/с) в три раза и, кроме того, могут выступать и в качестве сплиттеров, разделяя один канал на несколько с меньшим количеством линий.

Устройства отличаются пониженной латентностью, вносимые ими задержки на 80% меньше, нежели предусматривается спецификациями PCI Express. Кроме того, они содержат встроенные средства аппаратной диагностики и анализа целостности сигнала, а поддержка функций безопасности позволяет реализовывать системы на базе CXL 2.0 в наиболее полном варианте.

Новинки уже доступны производителям в небольших пробных партиях, однако информации о ценах Microchip пока не предоставила. Таким образом, инфраструктура PCI Express 5.0, а вместе с ней CXL, начинает обретать «плоть», пусть пока и небыстрыми темпами. Настоящая волна внедрения новых стандартов ожидается в 2023-2025 годах. Напомним также, что Microchip готова и к пришествию нового стандарта оперативной памяти, OMI — она уже поставляет разработчикам и производителям соответствующие контроллеры.

Постоянный URL: http://servernews.ru/1025391
11.11.2020 [00:09], Алексей Степин

Стандарт Compute Express Link 2.0 финализирован

Проблема эффективной организации многоядерных и многоузловых вычислительных систем известна давно. Даже специально разработанные для этой цели интерконнекты и шины вроде InfiniBand не всегда справляются в достаточной мере. Консорциум CXL видит решение проблемы в развитии одноимённого стандарта, Compute Express Link, использующего PCI Express в качестве основы. Его первая версия увидела свет в марте 2019 года, и всё это время он активно развивался. Теперь официально опубликованы спецификации версии CXL за номером 2.0.

Изначально шина PCI Express — довольно простая система, обычно предусматривающая соединение хост-устройства и клиента по типу «точка-точка». Но для сложных многоузловых вычислительных комплексов таких возможностей явно недостаточно и в CXL реализованы различные протоколы «общения», оптимизированные с учётом трёх видов задач: ввода-вывода (IO), кеширования (Cache) и доступа к памяти (Memory).

Вернее, эта тройственная специализация была описана ещё в старых версиях стандарта CXL, но в версии 2.0 стандарт был существенно доработан. В основе CXL 2.0 по-прежнему лежит PCI Express 5.0 и изменений в скоростных показателях и латентности нет, но протокол получил поддержку коммутирования и шифрования. Также он теперь может работать с устройствами класса persistent memory, такими как память 3D XPoint.

Коммутаторы — важная часть экосистемы PCI Express, такие чипы позволяют искусственно расширять количество доступных линий шины. Конечно, ограничителем пропускной способности всё равно является «восходящий» канал, но, к примеру, ускорители в такой системе благодаря коммутатору могут общаться и между собой, минуя головное устройство.

В CXL 2.0 реализована полная поддержка коммутации, включая возможность расширения системы за счёт подключения дополнительных коммутаторов, допустима работа клиентских и хост-устройств как в режиме 1:1, так и с несколькими хостами сразу, вплоть до 16. При этом поддерживаются средства обеспечения качества обслуживания (QoS). Пока реализована лишь плоская модель коммутации, однако в планах разработчиков CXL присутствует и внедрение многоуровневой модели.

За последние несколько лет популярность устройств класса persistent memory (PMEM) сильно возросла, поскольку энергонезависимая память стала по-настоящему массовой, а кроме того, появились такие решения, как Intel Optane DC Persistent Memory, не слишком уступающие в производительности классической DRAM, но при этом обладающие всеми преимуществами NAND.

Поддержка устройств типа PMEM стала интегральной частью CXL 2.0, и теперь ресурсы такого типа могут объединяться в пулы, доступные в рамках логики CXL.memory. Подобные пулы в CXL-комплексах займут промежуточное место между пулами DRAM и массивами SSD-накопителей, доступ к ним полностью стандартизирован и не зависит от производителя конечных устройств.

Ранние версии CXL не поддерживали какого-либо единого стандарта шифрования, а значит, такая система межсоединений не была по-настоящему безопасной. В версии 2.0 такая поддержка появилась. Она является опциональной, но теперь силами интегрированных в контроллеры CXL 2.0 криптоускорителей шифроваться может любой канал передачи данных в рамках CXL-комплекса.

Использование шифрования может влиять на показатели латентности, однако величина такого «пенальти» зависит от конкретного сценария использования и возможностей контроллеров CXL. При необходимости минимизации задержек поддержку шифрования в системе CXL 2.0 можно будет отключить.

Нововведения, представленные в CXL 2.0, соответствуют современным тенденциям в мире высокопроизводительных вычислений. В частности, реализация поддержки коммутации CXL говорит о том, что разработчики стандарта хорошо знакомы с концепцией дезагрегации серверных ресурсов. Что касается физической модели, то здесь отклонений от PCI Express 5.0 не планируется. Все устройства с поддержкой CXL смогут работать и в «чистом» режиме PCIe, хотя, возможно, с утратой некоторых возможностей.

PLDA уже предлагает IP-блоки с поддержкой CXL 2.0 и PCIe 5.0

PLDA уже предлагает IP-блоки с поддержкой CXL 2.0 и PCIe 5.0

Говорить о рыночных перспективах CXL пока рано, хотя бы потому, что даже реализация 1.0/1.1 требует поддержки PCI Express 5.0, а таких систем на рынке пока нет. Процессоры Intel Sapphire Rapids должны получить такую поддержку, но ожидать их стоит не ранее 2021 года. Ознакомиться подробнее со спецификациями CXL 2.0 можно, отправив запрос по этой ссылке.

Постоянный URL: http://servernews.ru/1025054
03.04.2020 [13:37], Геннадий Детинич

Консорциумы CXL и Gen-Z объединяют усилия: протоколы станут совместимыми, а возможности расширятся

Консорциумы CXL и Gen-Z сообщили, что их руководящие органы подписали договор о взаимопонимании. Пописанный меморандум раскрывает планы сотрудничества между двумя организациями, обещая совместимые протоколы и расширенные возможности каждого из представленных интерфейсов.

Первые версии спецификаций Gen-Z и CXL (Compute Express Link) вышли, соответственно, в феврале 2018 года и в марте 2019 года. Каждый из этих интерфейсов призван обойти ограничения по пропускной способности, накладываемые на многоядерные и многоузловые конфигурации процессоров и ускорителей.

Как один, так и другой интерфейс отвечают за согласованность кешей множества подключённых решений и обеспечивают минимальные задержки при доступе к вычислительным ресурсам и хранилищам данных на основе ОЗУ или долговременных накопителей.

В то же время интерфейс CXL специализируется на согласованной работе внутри шасси, а интерфейс Gen-Z позволяет согласовывать работу на уровне блоков, стоек и массивов. В целом, участники консорциума Gen-Z поддержали идею Compute Express Link и признали её как дополняющую для развития интерфейса Gen-Z.

В течение прошлого года в консорциум CXL, за организацией которого стоит компания Intel, вошли много компаний, включая AMD и ARM. Дело оставалось за малым ― объединить усилия и добиться совместимости протоколов и архитектур.

Сегодня такой день настал. Консорциумы CXL и Gen-Z договорились организовать совместные смешанные рабочие группы для разработки «мостов» между протоколами обеих спецификаций и сделать всё необходимое, чтобы расширить возможности каждого из стандартов за счёт возможностей другого.

Постоянный URL: http://servernews.ru/1007478
19.07.2019 [13:00], Геннадий Детинич

AMD вошла в созданный Intel консорциум Compute Express Link

В марте этого года на горизонте появился очередной интерфейс будущего, призванный оптимизировать работу процессоров с зоопарком всевозможных ускорителей. В последние годы для согласованной работы процессоров с ускорителями придумано много открытых и проприетарных интерфейсов. Поэтому предложенный Intel и группой компаний Alibaba, Cisco, Dell EMC, Facebook, Google, HPE, Huawei и Microsoft стандарт Compute Express Link (CXL) не стал чем-то неожиданным, хотя рискнул добавить путаницы в растущий список межчиповых соединений.

На момент образования консорциума CXL компании AMD, Xilinx, IBM и ARM не вошли в новое индустриальное образование. Они и другие участники рынка компьютерных систем уже заняты разработкой и продвижением аналогичных интерфейсов в лице, например, спецификаций CCIX, OpenCAPI и Gen-Z. Впрочем, консорциум Gen-Z выразил поддержку интерфейсу и консорциуму Compute Express Link, что оставляло надежду, например, на сотрудничество с CXL компаний AMD и ARM.

Так и произошло. Сегодня компания AMD устами главного технолога Марка Пейпермастера (Mark Papermaster) сообщила, что она присоединилась к консорциуму Compute Express Link. В AMD придерживаются принципа участия в перспективных открытых проектах, особенно тех, которые обещают новый уровень в гетерогенных вычислениях. При этом в AMD подчёркивают, что не отказываются от разработки похожих, но имеющих свои специфические особенности интерфейсов CCIX, OpenCAPI и Gen-Z. Все они имеют право на существование для решения своих задач.

Конкретно интерес AMD к интерфейсу Compute Express Link мог быть продиктован тем, что CXL изначально опирается на самый передовой в ближайшей перспективе физический уровень передачи PCI Express 5.0. Другие интерфейсы могут оказаться на его фоне не самыми быстрыми, особенно CCIX, первая версия которого полагается на шину PCIe 4.0. С другой стороны, для CCIX это упрощает выход на рынок, а уж поддержку 5.0 можно добавить позже. 

PLDA

PLDA

Постоянный URL: http://servernews.ru/991014
12.03.2019 [12:55], Геннадий Детинич

Intel на тропе интерфейсных войн: предложены спецификации Compute Express Link 1.0

В последние годы вычислительные платформы взяли курс на многокомпонентность. Прежде всего, это функционирование в одной системе разнородных (гетерогенных) процессорных архитектур и разного рода специализированных ускорителей на FPGA, GPU или ASIC. Сразу же оказалось, что между процессором (хостом) и ускорителями возникают узкие места для перекачки больших массивов данных. Это особенно заметно, когда ускорители обладают значительными объёмами кеширующей или другой бортовой памятью.

Проблему могли и могут решить интерфейсы и протоколы, которые обеспечили бы согласованность обращения к памяти и кешам процессора общего назначения и ускорителей (через общее адресное пространство и другое). И такие интерфейсы стали появляться. Это NVIDIA NVLink, GenZ и CCIX, не считая некоторых проприетарных разработок AMD и ARM. Часть из этих стандартов/межсоединенний открыты, часть нет. Сегодня к таким интерфейсам добавился ещё один, созданный в недрах компании Intel, но декларируемый как открытый и свободный от лицензионных отчислений.

Компания Intel сообщила, что девять компаний, включая её, создали консорциум Compute Express Link (CXL) и спецификации CXL версии 1.0. Кроме Intel основателями консорциума стали компании Alibaba, Cisco, Dell EMC, Facebook, Google, HPE, Huawei и Microsoft. Компании AMD, Xilinx, IBM и ARM не вошли в консорциум CXL. Все они продвигают фактически конкурента стандарту CXL ― стандарт CCIX. Как и CCIX, спецификации CXL опираются на физический интерфейс и протокол PCI Express. Правда, CCIX использует интерфейс PCI Express 4.0, а CXL ― PCI Express 5.0. Это, кстати, отодвигает реализацию интерфейса CXL на 2021 год, что даёт дорогу CCIX. Зато период популярности PCIe 4.0 ожидается очень коротким, после чего на сцену надолго выйдет интерфейс PCIe 5.0 и новоявленный Compute Express Link. Тем не менее, стандарты CCIX и CXL, очевидно, ждёт прямое столкновение и совсем непонятно, кто из них в итоге станет доминирующим.

Консорциум CXL и Intel не раскрывают деталей спецификаций Compute Express Link. Утверждается, что стандарт CXL обеспечит минимальные задержки при обмене данными хоста с ускорителями и станет одним из самых скоростных интерфейсов для подобного обмена. Поскольку протокол CXL будет работать на типичном интерфейсе PCI Express 5.0, реализация поддержки Compute Express Link будет стоить минимальных денег. Участники консорциума вообще будут освобождены от уплат лицензионных отчислений. В компании Intel ожидают, что к консорциуму CXL присоединятся другие разработчики процессоров и ускорителей и вместе они смогут разработать новую версию спецификации ― CXL 2.0.

Кстати, стандарт CXL активно поддержал консорциум GenZ. Сообщается, что GenZ и CXL будут дополнять друг друга, а не перекрывать возможности одного или другого протокола. Это означает, что с CXL могут согласовывать свои разработки компании AMD и ARM. Это даёт надежду, что история с «лебедем, раком и щукой» останется басней, а не очередной практикой для индустрии.

Постоянный URL: http://servernews.ru/984083
08.08.2018 [16:34], Геннадий Детинич

Toshiba показала прототип SSD NVMe-oF с подключением по Ethernet

Японская компания Toshiba продолжает совершенствовать системы хранения данных. Новая разработка воплотилась в прототипе системы хранения на твердотельных накопителях с прямым подключением по Ethernet. Подобный подход упрощает как архитектуру хранилищ, так и необходимую для передачи данных инфраструктуру ЦОД, не теряя при этом в скорости доступа к данным, включая сохранение малых задержек.

Программная составляющая платформы Toshiba NVMe-oF

Программная составляющая платформы Toshiba NVMe-oF

Экспериментальная система собрана в доработанном шасси высотой 2U компании Aupera Technologies. Кроме накопителей SSD NVMe-oF в форм-факторе U.2 в корпусе находятся два коммутатора 100 GbE с организацией шести восходящих портов. Внутри корпуса накопители Toshiba NVMe-oF подключаются по двухпортовой схеме к интерфейсу 25 GbE. В качестве контроллера (моста) выступает чип Marvell 88SN2400 NVMe-oF.

Подобная конфигурация показала себя в работе с лучшей стороны, обеспечив производительность при чтении случайных 4-Кбайт блоков на уровне 16 млн IOPS. В целом построение решения относится к так называемой архитектуре JBOF (Just Bunch of Flash), которая исключает из платформы центральный процессор. Простая по организации и конфигурации платформа СХД с прямым сетевым подключением накопителей и с поддержкой протокола NVMe — это то, что упростит системы хранения данных без потери всех преимуществ накопителей на твердотельной памяти.

Постоянный URL: http://servernews.ru/973700
21.02.2018 [14:36], Геннадий Детинич

Завершена разработка спецификаций Gen-Z Core Specification 1.0

Организация Gen-Z Consortium сообщила о завершении разработки спецификаций Gen-Z Core Specification 1.0. Работа над спецификациями Gen-Z формально началась в октябре 2016 года, когда из ряда крупнейших и не очень крупных компаний был создан одноимённый консорциум. Его основателями стали компании AMD, ARM, Broadcom, Cray, Dell EMC, Hewlett Packard Enterprise, Huawei, IDT, Micron, Samsung, SK Hynix, и Xilinx. Сегодня консорциум насчитывает около 50 активных участников. Впрочем, два крупных игрока на рынке вычислительных систем отказались в него войти — это компании Intel и NVIDIA.

Интерфейс и протокол Gen-Z открытый и свободен от лицензионных сборов, хотя за его использование в разработках, очевидно, придётся внести определённую оплату. Потенциально Gen-Z может заменить шину PCI Express в тех случаях, когда необходимо концентрироваться на работе с данными и носителями. В этом суть необходимости создания нового интерфейса — задержки при обращении к памяти в многоядерном окружении начали достигать критических для работы приложений значений. Переход на новый протокол и новые межсоединения обещает снизить латентность обращения к памяти до 100 нс и быстрее. За эту идею, кстати, вступлением в консорциум проголосовали все производители памяти.

Память станет «центром вселенной» инетрфейса Gen-Z

Память станет «центром вселенной» для интерфейса Gen-Z

Получить доступ к спецификациям Gen-Z Core Specification 1.0 после регистрации на сайте могут все желающие. Готовность спецификаций также означает, что разработчики могут приступать к созданию решений с поддержкой нового интерфейса и IP-блоков для интеграции в сторонние разработки. Ожидается, что в течение 2018 года появится много практических решений с использованием нового стандарта.

Постоянный URL: http://servernews.ru/965961
05.12.2017 [13:35], Геннадий Детинич

GlobalFoundries углубляется в кремниевую фотонику

Кремниевая фотоника — сквозная передача данных по оптическим каналам внутри процессора, между компонентами компьютера, между компьютерами и между ЦОД — обещает две вещи одновременно. Во-первых, увеличится пропускная способность при передаче данных. Во-вторых, это не только не потребует увеличения питания, но даже в разы снизит потребление интерфейсных цепей. Интеграции оптических цепей в состав процессоров и контроллеров благоприятствует то, что кремний прозрачный для инфракрасного излучения и сигнал в этом диапазоне прекрасно распространяется по оптическим волноводам внутри чипов.

Встроенный в вычислительную платформу оптический интерфейс в представлении Intel

Встроенный в вычислительную платформу оптический интерфейс в представлении Intel

Ведущие компании, включая Intel и IBM, вплотную подошли к интеграции оптических цепей в процессоры: полупроводниковых лазеров, оптических мультиплексоров и прочего. Компания Intel оказалась даже на пороге коммерциализации фирменных модулей MXC и соответствующей инфраструктуры ЦОД. Правда, в 2015 году проект был заморожен, и компания выдвинула на первый план сигнальный интерфейс Omni-Path, который может встраиваться в процессоры и ускорители Xeon Phi. Но будущее ЦОД всё равно за кремниевой фотоникой.

Оптический интерфейс X1 на базе разъёма в проекте The Machine компании HP

Оптический интерфейс X1 на базе разъёма Gen-Z в проекте The Machine компании HP

Компания GlobalFoundrie, как сообщается в свежем пресс-релизе этого контрактного производителя полупроводников, тоже верит в перспективу интегрированных оптических интерфейсов. На своих линиях GlobalFoundries готовится выпускать решения, которые будут нести оптические линии связи, встроенные в заказные БИС и многокристальные сборки. Интеграция и переход на внутричиповые оптические интерфейсы с возможностью выхода наружу для организации оптической передачи данных между системами позволит до 10 раз расширить пропускную способность и до 5 раз сократит потребление при передаче данных.

Интегрированная в процессор оптическая система компании Ayar Labs

Интегрированная в процессор оптическая система компании Ayar Labs

В основе кремниевой фотоники GlobalFoundries лежит разработка американских учёных, переданная в коммерческую эксплуатацию стартапу Ayar Labs. О компании Ayar Labs и её процессорах с оптическим интерфейсом мы рассказывали ровно два года назад. Компания GlobalFoundries будет адаптировать технологию производства гибридных интерфейсов Ayar Labs к своему 45-нм CMOS-техпроцессу. В свою очередь, Ayar Labs на правах лицензирования предоставит всем желающим клиентам GlobalFoundries блоки Design IP для создания продуктов с оптическими интерфейсами. Данная инициатива обещает привести к появлению интерфейсов с пропускной способностью до 10 Тбит/с.

Постоянный URL: http://servernews.ru/962441
Система Orphus