Microchip Technology расширила свой портфель решений для ЦОД — компания представила коммутатор Switchtec PCIe 6.0 с малым числом линий, обновлённый SSD-контроллер Flashtec PCIe Gen 5 NVMe 5016, а также улучшенное семейство RAID-адаптеров Adaptec SmartRAID 4300.

Новый PCIe-свитч разработан для систем с ограничениями по пространству и потреблению энергии. Он поддерживает до 64 линий PCIe 6.0 и 32 порта с возможностью бифуркации x2, x4, x8 и x16. Устройство поддерживает DMA, функции многоадресной передачи данных и логического разделения, которые есть у других коммутаторов производителя. Отмечается наличие аппаратного RoT и Secure Boot.

SSD-контроллер Flashtec PCIe Gen 5 NVMe 5016 поддерживает PCIe 5.0. Он получил расширенные возможности виртуализации, управления QoS и программируемости. Поддерживаются алгоритмы шифрования CNSA 2.0; есть возможность подключения по двум портам PCIe. Поддерживаются FDP и ZNS. В наличии 16 независимых каналов флеш-памяти и поддержка до четырёх рангов оперативной памяти DDR5-5200 для буферизации и обработки данных.

Контроллер обеспечивает скорость случайного чтения данных 4K-блоками до 3,5 млн IOPS; пропускная способность составляет более 14 Гбайт/с. Поддерживаются разные типы NAND, включая QLC, а также различные формфакторы накопителей, в том числе E3 и U.2. Есть LDPC, защита данных на всём пути передачи и резервирование каналов флеш-памяти.

Источник изображения: Microchip

Модернизированное семейство контроллеров Adaptec SmartRAID 4300 ориентировано на разгрузку RAID-операций с NVMe SSD, подключенными к CPU — до 32 накопителей с x4-интерфейсом и до 64 логических дисков или RAID-массивов 0/1/10/5/50/6/60. Накопители подключаются напрямую к процессору, за счёт чего их суммарная пропускная способность не ограничивается одним интерфейсом PCIe 4.0 x16 самого адаптера. Наоборот, производительность масштабируется с ростом количества CPU, SSD и линий PCIe. Поддерживаются увеличение ёмкости массива и динамическая переконфигурация NVMe без остановки работы системы, в том числе P2P-передача данных между SSD (без участия CPU) при пересборке массива.

В конфигурации Linux с RAID 0 ускорители обеспечивают скорость случайного чтения данных до 27,2 млн IOPS и записи — 22,4 млн IOPS при размере блока 4 кбайт. При последовательном чтении скорость достигает 300 Гбайт/с, при записи — 196 Гбайт/с. Реализована поддержка SED-накопителей с возможностью локального и удалённого управления ключами. Предусмотрена безопасные загрузка и обновление ПО и проверка подлинности компонентов. Устройство выполнено в виде HHHL-карты (MD2) и потребляет порядка 21 Вт.

Расширена совместимость с Linux, в том числе с Debian и Ubuntu, а также с Windows 11. Основные функции управления доступны до загрузки ОС, есть программа maxView с веб-интерфейсом и командная строка ARCCONF. StorageCore API позволяет встраивать функции управления ускорителями в стороннее ПО и системы администрирования, в том числе BMC с использованием Redfish, PLDM и MCTP.

Компании Microchip Technology и Navitas Semiconductor разработали эталонный дизайн преобразователя напряжения с 800 В на 6 В в соответствии со стандартом OCP. Решение, как ожидается, поможет в переходе на архитектуру LVDC, ориентированную на дата-центры нового поколения для задач ИИ.

Платформа объединяет цифровое управление питанием и технологии безопасности от Microchip с силовыми компонентами Navitas GaNFast на основе нитрида галлия (GaN). Обеспечивается преобразование напряжения 800 В непосредственно в 6 В — минуя промежуточный этап в 50 В. Это существенно сокращает потери и повышает сквозную эффективность системы.

Используются 16 транзисторов GaNFast FET (NV6034, 650 В, 17 мОм) в топологии «каскадный полумост». Корпус DFN 8 × 8 мм с двухсторонним охлаждением снижает тепловое сопротивление. Пиковая эффективность достигает 96 % при полной нагрузке на частоте переключения 1 МГц. Удельная мощность заявлена на уровне 2100 Вт/дюйм³.

Источник изображения: Microchip

В составе платформы задействованы микроконтроллеры Microchip dsPIC33AK256MPS306 с 32-бит ядром (200 МГц), модулем вычислений с двойной точностью (FPU), высокоточными ШИМ-блоками с временем отклика 78 пс и 12-битными АЦП со скоростью до 40 MSPS. Поддерживаются постквантовые криптографические алгоритмы в рамках пакета Commercial National Security Algorithm (CNSA) Suite 2.0, а также аппаратно-ускоренные криптографические функции для подключённых систем управления в реальном времени.

За безопасность отвечает микросхема шифрования Microchip TA100 CryptoAuthentication: на её основе реализованы такие функции, как аутентификация кода и безопасная загрузка (Secure Boot), генерация кодов аутентификации сообщений (MAC), защищённое обновление встроенного ПО и поддержка протоколов управления ключами, включая TLS.

Компания Microchip Technology сообщила о разработке технологии ZeroQ, призванной повысить эффективность использования NVMe SSD в крупномасштабных ИИ-системах. Утверждается, что ZeroQ создаёт «зелёную супермагистраль», позволяя тысячам ИИ-ядер напрямую получать доступ к твердотельным накопителям с интерфейсом PCIe.

В традиционных архитектурах для связи CPU с NVMe SSD используется механизм пар очередей: для каждого ядра на стороне хоста формируются очереди отправки (Submission Queues, SQ) и завершения (Completion Queues, CQ). В SQ помещаются новые запросы на выполнение операций, тогда как в CQ записываются готовые результаты. Такой подход исключает лишние системные вызовы и копирование содержимого памяти.

Источник изображений: Microchip

Описанный механизм эффективно работает в обычных CPU-средах, но в случае тысяч ИИ-ядер возникают проблемы, связанные с задержками, сохранением корректного порядка команд и пропускной способностью. В результате, повышается энергопотребление и ухудшается производительность. Кроме того, требуется применение дорогостоящих NVMe ASIC, отвечающих за логику работы. Microchip отмечает, что по мере масштабирования систем ИИ решение этих проблем становится всё более сложным.

Технология ZeroQ позволяет устранить узкие места архитектуры SQ/CQ путём создания высокоэффективного канала прямого обмена данными между ядрами ИИ-ускорителей и накопителями NVMe. В рамках ZeroQ все ИИ-ядра используют один регистр списка команд (ZeroQ Command List Register) для каждого накопителя NVMe. При этом каждое ядро поддерживает собственные списки команд. Ядра инициируют операцию записи в память, передавая 64-бит адрес своего списка команд в регистр ZeroQ. Далее аппаратный блок внутри системы забирает этот адрес из регистра, помещает его в FIFO-очередь внутри самого SSD и запускает обработку. В одном списке команд может быть несколько операций — это позволяет обрабатывать их параллельно, что повышает эффективность по сравнению с классической моделью SQ/CQ.

В целом, как заявляет Microchip Technology, архитектура ZeroQ обладает рядом существенных преимуществ перед обычным подходом. Одним из них является эффективная масштабируемость для развёртываний, насчитывающих до 10 тыс. ИИ-ядер и более (в перспективе — до 100 тыс. ядер). Вместо применения сложной кремниевой логики на хосте нагрузка переносится в память самого SSD (используется SDRAM накопителя), что экономит ресурсы. Обеспечиваются прямой доступ к SSD, поддержка больших списков команд, совместимость с существующими экосистемами PCIe, NVMe и SR-IOV. Плюс к этому устраняется необходимость в блокировках и синхронизации между ядрами на стороне хоста.

В рамках новой концепции драйвер хоста отвечает за такие функции, как распределение ресурсов ZeroQ SSD между ядрами ИИ во время инициализации системы на основе настраиваемых политик, а также формирование списков команд ZeroQ для приложений ИИ. Встроенная микропрограмма SSD выступает в роли оркестратора, распределяя трафик между протоколом ZeroQ и традиционным каналом SQ/CQ. При этом SSD-накопитель извлекает списки команд ZeroQ из оперативной памяти хоста.

Microchip Technology подписала окончательное соглашение о приобретении израильского производителя ИИ-чипов для периферийных вычислений Hailo. Ожидается, что сделка будет завершена к 30 сентября при условии получения необходимых разрешений регулирующих органов.

Финансовые условия сделки не разглашаются. Ресурс CTech сообщил, что по оценкам экспертов отрасли, сумма сделки составляет лишь небольшую часть от предыдущих оценок рыночной стоимости Hailo, достигшей $1 млрд. Основанная в 2017 году, Hailo привлекла около $340 млн инвестиций, но столкнулась с финансовыми трудностями, брала кредиты для поддержания деятельности, провела значительное сокращение штата и вынуждена была отказаться от запланированного слияния со SPAC, поскольку её оценка упала ниже $500 млн.

Как ожидает Microchip, сделка позволит расширить её портфель процессоров для интеллектуальных систем и укрепит её возможности по предоставлению производительных и энергоэффективных ИИ-решений для периферийных вычислений в робототехнике, передовой обработке изображений и интеллектуальных приложениях, включая дроны, роботы, камеры, промышленную автоматизацию и встраиваемые ИИ-системы.

Источник изображения: Hailo

В частности, чипы Hailo-8, Hailo-10 и Hailo-15 позволят ей расширить портфель решений, поддерживающих классическое компьютерное зрение, а также добавить возможности обработки изображений и видеопотоков, ISP/DSP, кодирования видео с использованием ИИ для интеллектуальных периферийных систем. В июне 2025 года стартап выпустил ИИ-чип второго поколения Hailo-10H, который предлагает поддержку моделей LLM и VLM, позволяя запускать приложения генеративного ИИ локально без использования облачных сервисов.

Приобретение также обеспечит Microchip более 100 активных клиентов, сложившееся сообщество разработчиков, насчитывающее более 10 тыс. пользователей, и растущую экосистему на базе Raspberry Pi.

Компания Microchip Technology анонсировала новые решения Trust Shield для устройств с поддержкой постквантовой криптографии. В частности, дебютировали контроллеры TS1800, TS500 и TS501, которые доступны в составе предварительно сконфигурированной платформы TrustFLEX, что помогает ускорить вывод конечных продуктов на рынок.

Изделие TS1800 — это внешний контроллер Root of Trust (RoT), отвечающий за безопасную загрузку устройства, безопасные обновления прошивки, аттестацию и обработку сертификатов с использованием аппаратного ускорения алгоритмов постквантовой криптографии. Говорится о поддержке таких решений Национального института стандартов и технологий США (NIST), как ML-DSA (Module Lattice‑Based Digital Signature Algorithm), LMS (Leighton–Micali Signature) и ML-KEM (Module Lattice-Based Key Encapsulation Mechanism).

В основу контроллера TS1800 положено ядро Arm Cortex-M4F, функционирующее на тактовой частоте до 192 МГц. Достигается двукратный прирост производительности по сравнению с RoT-контроллерами Microchip предыдущего поколения. Кроме того, улучшена энергетическая эффективность. Реализована поддержка интерфейса USB 2.0 и расширенных функций безопасности, предусмотренных стандартами OCP.

Источник изображения: Microchip Technology

В свою очередь, изделия TS50x предназначены для обеспечения безопасной загрузки. Они ориентированы на оборудование, которому не требуется полный набор функций RoT, доступный в микросхеме TS1800. При этом в дополнение к алгоритмам постквантовой криптографии поддерживаются традиционные инструменты, в частности, Elliptic Curve Cryptography (ECC) P-384. Поставки контроллеров TS1800 и TS50x уже начались.

Компания Everspin Technologies, разработчик магниторезистивной энергонезависимой памяти с произвольным доступом (MRAM), объявила о заключении соглашения о стратегическом сотрудничестве с Microchip Technology. Партнёрство направлено на расширение производственных мощностей и обеспечение долгосрочных поставок MRAM-изделий.

В настоящее время Everspin изготавливает MRAM-чипы и туннельные магниторезистивные (TMR) датчики на линии в Чандлере (Аризона, США), которая располагается на площадке NXP. В рамках нового соглашения Everspin создаст точную копию такого производства на объекте Microchip в американском штате Орегон.

Партнёрство с Microchip, как ожидается, обеспечит ряд стратегических преимуществ. В частности, Everspin сможет нарастить объёмы выпуска продукции и обеспечить стабильность поставок. Кроме того, Everspin получит дополнительные возможности для реализации научно-исследовательских программ, направленных на улучшение характеристик MRAM и развитие соответствующей технологии. Речь идёт о новых сценариях использования такой памяти и о поддержке рабочих нагрузок следующего поколения.

Источник изображения: Everspin

«Сотрудничество с Microchip позволит увеличить масштабы производства продукции для удовлетворения спроса, одновременно способствуя дальнейшей реализации наших планов в области MRAM», — заявил глава Everspin. Соглашение между Everspin и Microchip Technology заключено на 10 лет с возможностью последующего расширения каждые два года. Первые продукты, изготовленные на предприятии в Орегоне, поступят на рынок во II половине 2027 года. Everspin продолжит производить чипы MRAM и TMR-датчики на линии в Чандлере.

Компания Microchip Technology анонсировала ускорители Adaptec SmartRAID 4300 для дата-центров, поддерживающих ресурсоёмкие нагрузки, в том числе связанные с ИИ. Решения предназначены для работы с массивами NVMe RAID в составе программно-определяемых хранилищ (SDS).

Концепция Adaptec SmartRAID 4300 предполагает разделение платформы Microchip Smart Storage на программные и аппаратные компоненты. В данном случае CPU отвечает за непосредственную запись данных на твердотельные накопители, полноценно используя скоростные возможности интерфейса PCIe. Вместе с тем дополнительные расчёты (в том числе XOR-операции) переносятся с хост-процессора на RAID-ускоритель.

Такой подход, как утверждается, устраняет узкие места, присущие традиционным решениям с последовательным подключением. В результате, достигается высокий уровень гибкости и масштабируемости. Возможно подключение до 32 устройств NVMe SSD с интерфейсом PCIe 4.0 х4 или PCIe 5.0 х4. По оценкам Microchip, изделия Adaptec SmartRAID 4300 обеспечивают семикратное увеличение производительности ввода-вывода (I/O) по сравнению с решениями предыдущего поколения.

Источник изображений: Microchip

В частности, в средах Windows показатель IOPS в режимах RAID 0 и RAID 5 достигает 5 млн при произвольном чтении данных блоками по 4 Кбайт и соответственно 4,8 млн и 2,3 млн при произвольной записи. Скорость последовательного чтения составляет до 317 Гбайт/с (RAID 0) и 291 Гбайт/с (RAID 5), скорость последовательной записи — до 120 Гбайт/с (RAID 0) и 26 Гбайт/с (RAID 5).

При работе с Linux скорости значительно выше. Так, величина IOPS в режимах RAID 0 и RAID 5 при произвольном чтении достигает 27,2 млн и 27,3 млн соответственно, при произвольной записи — 22,4 млн и 5,1 млн. Скорость последовательного чтения — до 300 и 291 Гбайт/с, последовательной записи — до 196 и 155 Гбайт/с.

Ускорители выполнены в виде низкопрофильной (HHHL) карты расширения с интерфейсом PCIe 4.0 х16. Поддерживаются массивы RAID 0/1/5/10/50. Габариты составляют 68,9 × 167,65 мм. Значение MTBF (средняя наработка на отказ) — до 3 млн часов при температуре до +40 °C. Гарантирована совместимость с  Windows Server, Red Hat Enterprise Linux, SuSE Linux Enterprise Server, Oracle Linux.

Компания GigaIO, разрабатывающая систему распределённого интерконнекта на базе PCI Express под названием FabreX, представила первые в отрасли оптические кабели QSFP-DD с поддержкой PCIe 5.0.

Отмечается, что оптические кабели обеспечивают ряд преимуществ перед традиционными медными соединениями. Это, в частности, повышенная пропускная способность. Кроме того, длина оптических линий может превышать 3 м, что является ограничением для медных кабелей.

Представленные кабели используют конфигурацию PCIe 5.0 x8 с возможностью агрегации 16 линий. Благодаря этим изделиям упрощается развёртывание высокопроизводительных систем GigaIO SuperNODE, которые позволяют связать воедино до 32 ускорителей посредством упомянутой платформы FabreX.

Фото: LinkedIn/GigaIO

Отмечается, что оптические кабели способны обеспечить передачу данных с высокой скоростью на десятки метров. Таким образом, несколько систем SuperNODE или SuperDuperNODE могут быть объединены в единый кластер для решения наиболее ресурсоёмких задач ИИ.

Медные соединения обычно ограничивают размер кластеров двумя–тремя стойками. В случае оптических кабелей предоставляется гораздо большая гибкость в плане конфигурации оборудования. В результате системы SuperNODE могут быть развёрнуты даже в тех дата-центрах, в которых существуют жёсткие ограничения по мощности и охлаждению в расчёте на стойку. Оптические кабели QSFP-DD с поддержкой PCIe 5.0 станут доступны предстоящим летом.