В ходе саммита OCP (Open Compute Project) анонсирована открытая спецификация Caliptra 0.5, призванная повысить безопасность процессоров, ускорителей, накопителей и практически любых систем-на-чипе (SoC). Речь идёт об аппаратной реализации технологии Root of Trust (RoT). Она предназначена для проверки целостности и подлинности прошивок и другого встроенного, а также системного программного обеспечения.

RoT гарантирует, что только доверенное ПО может исполняться на чипе. Отмечается, что традиционно средства RoT отделены от SoC и обычно обеспечиваются материнской платой. Однако новые бизнес-модели, предполагающие периферийные и облачные вычисления, предъявляют повышенные требования к обеспечению безопасности. Спецификация Caliptra 0.5 как раз и решает данную проблему.

Источник изображений: Caliptra

В разработке решения приняли участие AMD, Google, Microsoft и NVIDIA. Спецификация будет поддерживаться различными аппаратными изделиями следующего поколения — CPU, GPU, SSD, NIC и иные ASIC. Отмечается, что Caliptra 0.5 RTL (IP-блоки на базе RISC-V с необходимой обвязкой) распространяется через CHIPS Alliance (Common Hardware for Interfaces, Processors and Systems) — консорциум, который работает над созданием целого спектра открытых решений для SoC и высокоплотных упаковок чипов.

«Существует потребность в улучшенной прозрачности и согласованности низкоуровневой аппаратной безопасности. Мы открываем исходный код Caliptra вместе с нашими партнёрами для удовлетворения этих потребностей», — отмечает Microsoft. Также компания совместно с Google, Infineon и Intel представила Project Kirkland, направленный на создание защищённого канала связи между CPU и TPM с использованием программных средств.

Источник: Microsoft

Спецификация Caliptra 0.5 доступна здесь для оценки. На основе отзывов будет выработан окончательный стандарт, отвечающий различным потребностям в зависимости от варианта использования. Кроме того, доступен исходный код, что поможет членам сообщества интегрировать решение в свои микросхемы. Говорится также, что выход спецификации знаменует собой важный шаг вперёд в сторону общеотраслевого сотрудничества в области информационной безопасности.

Компания MaxLinear сообщила о доступности трёх «систем на чипе» (SoC) серии AnyWAN для ШПД-оборудования — клиентских маршрутизаторов и шлюзов. Дебютировали изделия URX850, URX851 и MxL25641. Новинки используют ядра Intel Atom, что неудивительно — соответствующее подразделение по разработке клиентских сетевых решений MaxLinear выкупила у Intel два года назад.

AnyWAN URX850/URX851 (FCBGA-837, 24 × 26 мм) предназначены для устройств класса 10 Гбит/с. Они объединяют четыре ядра Atom с тактовой частотой до 2,0 ГГц. Поддерживается использование до 16 Гбайт (L)PDDR4 и флеш-накопителей eMMC 5.1. Набор интерфейсов таков: XFI WAN, 4 × PCIe 3.0, 4 × XFI/PCIe 4.0, 4 × 2.5 GbE PHY и 2 × USB 3.2. Для URX851 также заявлена поддержка 10 Гбит/с PON MAC. Число линий HSIO равно девяти у URX850 и восьми у URX851. Среди прочего упомянуты интерфейсы Voice DSP и PCM/SPI для FXS и DECT.

Источник изображения: MaxLinear

Изделие AnyWAN MxL25641 (FCBGA-577, 17 × 17 мм) ориентировано на оборудование класса 5 Гбит/с. Задействованы два ядра Atom с тактовой частотой до 1,7 ГГц. Можно использовать до 4 Гбайт памяти (L)PDDR4 и флеш-накопитель eMMC 5.1. Набор интерфейсов включает 10 Гбит/с PON MAC, XFI WAN, 4 × PCIe 3.0, 4 × XFI/PCIe 4.0, 2 × USB 3.2 и 9 × HSIO. Для разработчиков будут доступны комплекты AnyWAN Hardware Development Kit URX851 и AnyWAN Hardware Development Kit MxL25641.

Корпорация Intel совместно с целым рядом компаний анонсировали новое решение Pathfinder, направленное на помощь в разработке SoC на базе RISC-V. Для Intel Pathfinder for RISC-V вендоры предоставляют ядра RISC-V, IP-блоки и программные решения, которые можно развернуть на FPGA для разработки и отладки, причём работа с такими комплексными прототипами будущих SoC доступна в унифицированной IDE.

Изображение: Terasic

Будет доступно две версии продукта, Starter Edition и Professional Edition. Первая является бесплатной и предназначена для энтузиастов, научных и академических кругов. Она не требует обязательного наличия FPGA, так как позволяет обойтись программным эмулятором. Вторая же ориентирована на разработчиков коммерческих программных и аппаратных решений и получит более широкий набор IP-блоков и ПО.

Изображение: Intel (via Embedded.com)

К инициативе Pathfinder присоединились два десятка компаний. Andes предоставила процессорные блоки AX45MP и NX27V, от Chips Alliance получены Rocket-ядра, Codasip поделилась ядром L31, Fraunhofer IMS предложила SoC AIRISC, MIPS дала EvoCore P8700 и I8500, OpenHW Group — CVE4 и CVA6, а SiFive — P550. Средства разработки и отладки, а также прочие программные решения предоставили Cadence, Codeplay, Check Point Software Technologies, Imperas, IOTech и Siemens.

Изображение: Terasic

Часть IP-блоков будет получена от STMicroelectronics. Наконец, готовую и недорогую платформу подготовила компания Terasic, её Developer Kit for Intel Pathfinder for RISC-V обойдётся в $449. Плата включает небольшую FPGA Cyclone IV EP4CE115, 128 Мбайт SDRAM, двухстрочный LCD-экран, пару 1GbE-портов и массу стандартных интерфейсов. Ранее, напомним, Intel заявила о желании развивать экосистему RISC-V, а также заключила партнёрские соглашения с Esperanto и Ventana.

Облачная площадка Alibaba Cloud анонсировала платформу Wujian 600 — специализированное аппаратное решение, предназначенное для создания «систем на чипе» (SoC) с архитектурой RISC-V для периферийных вычислений. Новинка также включает оптимизированный программный стек, призванный ускорить разработку конечных продуктов.

Wujian 600 — это детище компании T-Head, одного из подразделений Alibaba Group. Платформа уже была использована при разработке и прототипировании собственной производительной SoC под названием TH1520.

Источник изображения: Alibaba Cloud

Ключевым компонентом TH1520 является процессор XuanTie C910 с четырьмя вычислительными ядрами RISC-V, функционирующими на тактовой частоте до 2,5 ГГц. Кроме того, в состав изделия входят нейропроцессорный блок, контроллеры памяти DDR и различные интерфейсы. Эта SoC уже применяется в экосистеме Alibaba, а дизайн чипа XuanTie C910 доступен на GitHub.

Выпуск платформы Wujian 600, как ожидается, поможет разработчикам в создании и выводе на рынок кастомизированных решений на базе RISC-V. А это должно способствовать популяризации соответствующей архитектуры. Возможностей SoC, созданных с применением Wujian 600, по словам Alibaba, достаточно для запуска десктопных приложений вроде FireFox и LibreOffice в фирменной Linux-системе OpenAnolis.

Компания LeapFive Technology представила процессор NB2 с архитектурой RISC-V, предназначенный для обеспечения работы приложений на периферии со средствами искусственного интеллекта. Это могут быть различных умные устройства, дроны, системы автоматизации, медицинское оборудование, промышленные шлюзы и пр.

SoC содержит четыре 64-битных вычислительных ядра с частотой до 1,8 ГГц и производительностью на уровне 2,5 DMIPs/МГц. Объём кеша инструкций и данных составляет по 32 Кбайт, размер L2-кеша — 2 Мбайт (на диаграмме ниже говорится про 1 Мбайт, но в спецификациях указано 2 Мбайт).

Источник изображений: LeapFive

В состав чипа входит графический ускоритель с частотой 850 МГц. Кроме того, есть нейропроцессорный блок (NPU) с быстродействием до 4 Топс (1,4 ГГц), а также цифровые сигнальные процессоры Vision DSP и Audio DSP. Модуль VPU обеспечивает возможность кодирования и декодирования материалов в форматах 4Kp60 H.264/H.265.

Поддерживается работа с оперативной памятью DDR4/LPDDR4(x) и DDR4 с частотой до 4266 МГц. Доступны интерфейсы флеш-памяти eMMC 5.1, QSPI NOR Flash и 2 × SD 4.0 UHS-I. Могут быть задействованы видеовыходы MIPI DSI 2.0 и 2 × LVDS, порты 1 × USB 3.2 Gen 1 Host, 2 × USB 2.0 Host, 1 × USB 2.0 OTG, интерфейсы 4 × I2C, 4 × SPI, 6 × PWM, 7 × UART, GPIO и др.

SoC изготавливается по 12-нм техпроцессу. Упомянуты средства обеспечения безопасности SiFive Shield и Safe Boot, а также возможность аппаратного шифрования данных. Более подробная информация об изделии LeapFive NB2 доступна на этой странице.

Компания MediaTek анонсировала процессор Genio 1200, предназначенный для построения интеллектуальных устройств Интернета вещей (AIoT). Изделие может применяться в оборудовании для умного дома, робототехнике и пр.

Чип производится по 6-нанометровой технологии. Он объединяет восемь ядер, включая четыре Cortex-A78 с тактовой частотой до 2,2 ГГц и четыре Cortex-A55. Предусмотрен графический ускоритель Arm Mali-G57 MC5.

Источник изображений: MediaTek

Нейропроцессорный блок NPU, который отвечает за ускорение выполнения операций, связанных с искусственным интеллектом и машинным обучением, обеспечивает производительность до 4,8 TOPS (триллионов операций в секунду).

Графический узел позволяет выполнять декодирование материалов в формате 4Kp90 и кодирование в формате 4Kp60. Общее заявленное энергопотребление составляет менее 8 Вт.

Нажмите для увеличения

Среди прочего упомянута поддержка памяти LPDDR4X-4266 объёмом до 16 Гбайт, беспроводной связи Wi-Fi 6 и Bluetooth 5.2, модемов 5G, камер с разрешением до 48 млн пикселей, интерфейсов USB 3.1 и USB 2.0.