Компания Renesas Electronics анонсировала чипсет третьего поколения для модулей оперативной памяти DDR5 Multiplexed Rank Dual In-Line Memory Module (MRDIMM). Изделия ориентированы на применение в системах для ИИ ЦОД, облачных платформ и других инфраструктур, рассчитанных на ресурсоёмкие задачи.

В состав решения Renesas входят такие компоненты, как MRCD (Multiplexed Registering Clock Driver) для управления тактовыми сигналами, MDB (Multiplexed Data Buffer) для работы с буфером данных, PMIC (Power Management IC) для управления питанием, датчики температуры и пр. Кроме того, реализован инструментарий Device Equalization Self-Train Mode (DESTM) Quality Indication Status, который в числе прочего помогает точнее настраивать тайминги, чтобы максимально раскрыть потенциал системы.

Источник изображения: Renesas Electronics

Чипсет Renesas третьего поколения обеспечивает скорость до 16 000 МТ/с. Это, как утверждается, что 25 % больше по сравнению с изделиями предыдущего поколения. При этом используется существующая инфраструктура DDR5. Таким образом, производители и интеграторы могут увеличить производительность подсистемы памяти серверного оборудования на четверть без внесения каких-либо изменений на уровне аппаратной платформы. Кроме того, говорится о высокой энергетической эффективности.

Renesas уже начала пробные поставки компонентов MRDIMM Gen 3 MRCD (RRG5013x) и MDB (RRG5103x) некоторым клиентам, включая ведущих производителей памяти DRAM. Предполагается, что на коммерческом рынке модули DDR5-16000 MRDIMM появятся во II половине следующего года.

AMD представила семейство новых 2-нм процессоров EPYC Venice 9006, которое включает модели EPYC 9006 SP7, EPYC 9006 SP8, EPYC 9006X SP7, сообщил ресурс Computerbase.de. Также объявлено, что в разработке находится AMD EPYC 9006 LP Verano. EPYC 9006 SP7 и SP8 будут доступны в IV квартале 2026 года. Остальные модели появятся на рынке в 2027 году.

Источник изображений: AMD

Процессор AMD EPYC 9006 SP7 создан для высокопроизводительного выполнения агентских песочниц и имеет конфигурацию 256C/512T (Zen 6c, до 4,1 ГГц, 8 × 32 ядер, два IOD) или 96C/192T (Zen 6, до 5.0 ГГц, 8 × 12 ядер, два IOD). SP7-вариант поддерживает до 16 каналов памяти DDR5-8000 и MRDIMM-12800 второго поколения c заявленной максимальной пропускную способностью 1,6 Тбайт/с. Старший вариант EPYC 9996 включает 1 Гбайт L3-кеша.

В высокочастотных HF-конфигурациях (до 5.0 ГГц) EPYC 9006 SP7 также служит хост-узлом для ИИ, предлагая 128 линий PCIe 6.0 (160 в двухсокетной конфигурации) и поддержку CXL 3.1, а также обеспечивая значительное улучшение производительности, что позволяет максимально эффективно использовать агенты в расчёте на Вт, доллар и стойку. Сокет SP7 рассчитан на потребление до 600 Вт.

AMD EPYC 9006 SP8 создан для эффективной работы и обеспечения оптимальной производительности в критически важных корпоративных задачах и при выполнении агентских песочниц, где эффективность является приоритетом. Эти процессоры включают от 8 до 128 ядер Zen 6c и имеет более низкое энергопотребление (до 400 Вт), что расширяет области применения новинок — от периферийных станций и стоек с ограниченным энергопотреблением до небольших кластеров и серверов общего назначения, разработанных для обеспечения лидирующей производительности на доллар. Эти чипы предлагают только восемь каналов памяти (2DPC) и всё те же 128 линий PCIe 6.0.

Процессор EPYC 9006X создан для высокопроизводительных технических вычислений и ресурсоёмких задач, требующих высокой пропускной способности кеша и памяти, например, моделирование, крупномасштабная аналитика, поиск информации и другие задачи. Он включает до 1152 Мбайт L3-кеша (3D V-Cache), поддерживает 16 каналов MRDIMM-12800 или DDR5 и имеет до 96 ядер с частотой до 5,15 ГГц.

Ранее известный под кодовым названием Verano, процессор AMD EPYC 9006 LP разработан как CPU для узлов ИИ в стоечных системах следующего поколения. Процессор содержит до 72 ядер с частотой до 5 ГГц, поддерживает до 24 каналов памяти LPDDR5X (SOCAMM2), помогая обеспечивать работу ускорителей в плотных, насыщенных ускорителями стойках и позволяя масштабировать использование системы по мере роста развёртывания от отдельных узлов до ИИ-фабрик. В 2028 году AMD представит EPYC семейства Florence.

Intel объявила, что ряд процессоров Xeon 6700P получит поддержку «более новой и более быстрой памяти». Начиная с августа этого года, Intel добавит им поддержку модулей DDR5-8000 RDIMM вместо DDR5-6400. Кроме того, в I квартале 2027 года компания добавит поддержку модулей MRDIMM второго поколения для процессоров Xeon 6900P, пусть и без поддержки более высоких частот.

По словам Intel, пропускная способность памяти является узким местом для современных ИИ-задач, и поэтому компания предложит поддержку более быстрой памяти на некоторых существующих моделях процессоров Xeon 6, чтобы клиенты могли беспррблемно собирать и модернизировать свои серверы. Так, некоторые модели процессоров Intel Xeon 6700P (Granite Rapids-SP) будут поддерживать конфигурацию DDR5-8000, но только в режиме 1DPC. Тем не менее, переход от модулей 6400 МТ/с к 8000 МТ/с обеспечивает увеличение пропускной способности на 25 % и снижение задержки памяти на 6 %.

Источник изображения: Intel

По словам компании, внедрение в процессоры Intel Xeon 6+ и Intel Xeon 6 поддержки DDR5-8000 станет первым подобным решением среди основных серверных платформ. Оно будет сделано посредством обновления BIOS в рамках UPLR в августе-сентябре 2026 года. В I квартале 2027 года Intel планирует внедрить поддержку MRDIMM второго поколения для процессоров Intel Xeon 6900P (Granite Rapids-AP). Правда, поддержка будет ограничена только модулями 8800 МТ/с, а не более быстрыми 12800 МТ/с.

Компания Rambus объявила о выпуске наборов электронных SMD-компонентов, необходимых для производства модулей ОЗУ RDIMM и MRDIMM нового поколения для серверов. Наборы включают тактовые генераторы, драйверы для управления питанием и некоторые другие компоненты.

В представленный Rambus набор вошли следующие базовый компоненты:

• первый в отрасли регистровый чип пятого поколения (Registering Clock Driver, RCD), позволяющий модулям RDIMM работать со скоростью 8000 МТ/с;
• мультиплексированный регистровый чип (MRCD) и мультиплексированный буфер данных (MDB), позволяющие будущим модулям MRDIMM работать со скоростью до 12 800 MT/с;
• чип управления питанием второго поколения (PMIC5030), разработанный для модулей DDR5 RDIMM-8000 и MRDIMM-12800, поддерживающий сверхвысокие токи при низком напряжении для реализации более высоких скоростей памяти и большего количества DRAM и логических микросхем на модуль;
• чип Serial Presence Detect Hub (SPD) и температурный сенсор (TS).

Источник изображения: Rambus

Компания поясняет, что DDR5 MRDIMM-12800 использует новую конструкцию модуля, которая повышает скорость передачи данных и производительность системы за счёт мультиплексирования двух рангов, эффективно чередуя два потока данных. Это позволяет шине памяти хоста удвоить скорость передачи данных в сравнении с традиционными модулями при использовании тех же физических соединений DDR5 RDIMM.

Для этого требуется чип MRCD, который может адресовать два ранга DRAM в чередующихся тактовых циклах, а также чипы MDB для управления потоками данных к микросхемам DRAM и от них. Для каждого модуля DDR5 MRDIMM-12800 требуется один MRCD и десять чипов MDB. MRCD и MDB также будут поддерживать формфактор Tall MRDIMM с четырьмя рангами.