Материалы по тегу: microsemi

04.11.2019 [21:00], Алексей Степин

IBM продвигает открытый стандарт оперативной DDIMM-памяти OMI для серверов

Подсистема памяти современных процессоров давно и прочно перекочевала из набора системной логики в сами ЦП, будь то монолитный кристалл или мультикристальная сборка, как у новых AMD Rome. Однако у такого подхода есть не только плюсы. Количество каналов доступа к памяти выросло до 8 и уже рассматриваются проекты с 10 каналами. 

Но при таком подходе увеличение числа каналов делает процессоры более сложными и громоздкими: только подсистема памяти может потребовать порядка 300 контактов, которые ещё надо развести и подключить к и без того огромному у современных многоядерных CPU набору «кремния». А ведь ещё и на PCIe приходится выделять контакты. Усложняется и конструкция системных плат, особенно при попытке увеличить количество слотов DIMM и PCIe.

Топология подсистемы памяти IBM Centaur

Топология подсистемы памяти IBM Centaur

Компания IBM предлагает полностью переосмыслить подход к организации подсистем памяти в высокопроизводительных решениях с помощью нового последовательного стандарта Open Memory Interface (OMI). Нельзя сказать, что сама идея нова: попытки внедрить последовательную шину памяти вместо параллельной предпринимались и ранее, достаточно вспомнить стандарт FB-DIMM, который погубило высокое энергопотребление и тепловыделение чипа буферизации на каждом из модулей памяти. Похожую схему использует в настоящее время использует IBM в процессорах серий POWER8 и POWER9 Scale-Up.

Промежуточный чип содержит как физические интерфейсы, так и дополнительный кеш

Промежуточный чип содержит как физические интерфейсы, так и дополнительный кеш

Контроллер памяти у этих чипов устроен иным образом, нежели в привычных Intel Xeon или AMD EPYC. В нём нет части, отвечающий за физический уровень (PHY) — непосредственно с модулями DIMM имеет дело специальный чип-буфер Centaur, который посредством одноимённого последовательного интерфейса со скоростью 9,6 гигатранзакций в секунду (28,8 Гбайт/с) уже связывается с процессором. 

Таких интерфейсов в современных процессорах IBM восемь, что даёт совокупную производительность на уровне 230 Гбайт/с. Это позволяет сэкономить площадь кристалла, которая у процессоров POWER и так очень велика ‒ свыше 700 мм2, а значит, и снизить себестоимость конечных изделий.  Из-за Centaur задержка обращений к памяти увеличивается в среднем на 10 нс, что не так уж много. К тому же частично она «сглаживается» L4-кешем. 

Сравнительные размеры модулей Centaur, RDIMM и OMI DDIMM

Сравнительные размеры модулей Centaur, RDIMM и OMI DDIMM

Новая разработка корпорации базируется на идеях, уже реализованных в Centaur, но, в отличие от последнего, является полностью открытой. В основе интерфейса OMI лежат семантика и протоколы доступа к памяти, описанные в стандарте OpenCAPI 3.1. А опирается OMI на шину BlueLink (25 Гбит/с), которая в нынешних POWER-чипах отвечает за работу NVLink и Open(CAPI). Всё это очень напоминает инициативу CXL

Реализация OMI существенно проще Centaur, она позволяет сделать чип-буфер более компактным и менее горячим. Это, в свою очередь, упрощает компоновку и площадь процессорного кристалла, ведь при последовательном доступе общее количество контактов, отвечающих за память, можно снизить с ~300 до 75. В данной схеме ЦП посылает только простые команды загрузки и сохранения, вся реализация физического интерфейса лежит на плечах чипа-компаньона OMI. В нём же может находиться дополнительный кеш.

Модули OMI DDIMM станут стандартом JEDEC

Модули OMI DDIMM станут стандартом JEDEC

Помимо экономии контактов такой подход позволяет использовать практически любой тип памяти, будь то DDR, GDDR или NVDIMM. Пока что основная цель — поддержка DDR5. Интерфейс OMI унифицирован и слоты нового типа автоматически совместимы с любыми модулями, отвечающими стандарту. 

При использовании микросхем DDR4 система с интерфейсом OMI может иметь совокупную производительность до 650 Гбайт/с. Для RDIMM увеличение задержки составляет 5–10 нс, а для LRDIMM и вовсе около 4 нс. На подобные скорости способны только сборки HBM, которые в силу своей природы имеют весьма ограниченную ёмкость и очень дороги в реализации.

Новый стандарт упростит процессоры и позволит увеличить ёмкость подсистемы памяти

Новый стандарт упростит процессоры и позволит увеличить ёмкость подсистемы памяти

Располагаться чип-буфер OMI может как на системной плате, так и на модуле памяти; последний вариант является основой нового стандарта. Он предусматривает 84 контакта на модуль, сами модули получили название Dual-Inline Memory Module (DDIMM).

Они компактнее традиционных DDR4 RDIMM: ширина модуля сократилась со 133 до 85 мм. Реализация буфера OMI ↔ DDR4 уже существует в кремнии: компания Microsemi продемонстрировала свою реализацию в лице чипа SMC 1000 (PM8596), поддерживающего 8 линий OMI со скоростью 25 Гбит/с каждая. Допустима также работа в режиме 4×1 с вдвое меньшей общей пропускной способностью.

Новая версия IBM POWER9 имеет широкие коммуникационные возможности

Новая версия IBM POWER9 имеет широкие коммуникационные возможности

С «другой стороны» SMC 1000 реализован стандартный 72-битный интерфейс и поддерживаются различные комбинации DDR4 и флеш-памяти. Тактовая частота DRAM-микросхем может составлять до 3200 МГц. Высота модуля OMI DDIMM зависит от типа и комбинации устанавливаемых чипов — у NVDIMM она будет больше, нежели в случае использования только DDR4.

При одиночной высоте максимальная ёмкость составляет 128 Гбайт, двойная позволяет в перспективе создавать модули памяти объёмом более 256 Гбайт. Сам буфер SMC 1000 компактен, его размеры составляют всего 17×17. Низкое тепловыделение гарантирует отсутствие проблем, свойственных FB-DIMM.

Процессоры POWER9 AIO дополнят уже существующую серию

Процессоры POWER9 AIO дополнят уже существующую серию

Что касается процессоров с поддержкой OMI, то первым решением такого типа стал новый вариант IBM POWER9 Advanced I/O (AIO). Отличие от версий Scale Up (SC) и Scale Out (SO) отмечено в самом названии. Новые чипы получили не только поддержку новой шины памяти OMI (16 каналов по 8 линий = 650 Гбайт/с), но и новые версии интерфейсов NVLink (возможно, 3.0) и OpenCAPI 4.0. Имеется также 48 линий PCI Express 4.0. 

За счёт шины PowerAXON (новое имя для BlueLink) возможна реализация 16-сокетных систем без применения дополнительной логики. Фактически в новых процессорах остаётся только два вида основных внешних шин: BlueLink для AXON и OMI + PCI-E 4.0. Количество ядер в POWER9 AIO может достигать 24, что с учётом поддержки SMT4 даёт 96 исполняемых потоков. Дополнительно в корпусе POWER9 AIO имеется 120 Мбайт кеша L3 типа eDRAM. Техпроцесс остался прежним — 14-нм FinFET.

Технология OMI позволит унифицировать подсистемы памяти в решениях любого класса

Технология OMI позволит унифицировать подсистемы памяти и улучшить их возможности в решениях любого класса

Поставки новых процессоров IBM POWER9 с расширенными интерфейсными возможностями должны начаться в следующем году. Стоимость неизвестна, но с учетом 8 миллиардов транзисторов и площади кристалла 728 ммона будет достаточно высокой; впрочем, как уже говорилось, за счет внедрения OMI кристалл удалось существенно упростить.

В комплект поставки IBM включила и чип-буфер OMI ↔ DDR4, его пиковая производительность составляет 410 Гбайт/с, что заметно ниже возможностей самого процессора. Следовательно, имеется место для роста и будущей модернизации систем на базе POWER9 AIO, причём сама модернизация будет заключаться только в замене модулей памяти на более производительные.

Следующее поколение, POWER10, ожидается только в 2021 году. К этому времени стандарт OMI DDIMM должен стать основным для производительных многопроцессорных систем. Кроме того, IBM попутно готовит и новые версии OpenCAPI, которые не будут привязаны к архитектуре POWER, что откроет дорогу к OMI другим вендорам. А увеличение скорости одной линии до 32 или 50 Гбит/с позволит составить конкуренцию PCI-E 5.0. Впрочем, POWER10 получит поддержку и этой шины.

Постоянный URL: http://servernews.ru/996907
19.10.2015 [15:45], Сергей Юртайкин

В борьбу за производителя чипов для дата-центров PMC-Sierra включилась новая компания

Нашёлся новый претендент на покупку производителя полупроводниковых решений для корпоративного IT-оборудования PMC-Sierra. За покупку этой компании чипмпейкер Microsemi готов заплатить $2,4 млрд против раннего предложения в $2 млрд от Skyworks Solutions.

Microsemi предлагает акционерам PMC-Sierra по $11,5 в расчёте на каждую принадлежащую им ценную бумагу, что на 50 % больше биржевой стоимости на 5 октября 2015 года — незадолго до анонса поглощения PMC-Sierra компанией Skyworks.

microsemi.com

microsemi.com

Если Microsemi победит в борьбе за PMC-Sierra, акционеры последней получат около 15 % объединённой компании, а 85 % отойдёт держателям бумаг Microsemi. Это предложение совет директоров PMC-Sierra получил в пятницу, 16 октября, но официально о нём объявили три дня спустя. Microsemi рассчитывает увеличить свою скорректированную прибыль на 60 центов на акцию по итогам первого года с момента закрытия сделки с PMC-Sierra (ожидается в декабре), если она, конечно, состоится. Чьё предложение в итоге примут владельцы PMC-Sierra, пока неизвестно.

biv.com

biv.com

Microsemi специализируется на разработке полупроводникового оборудования и программного обеспечения для облачных технологий. Рыночная капитализация компании составляет $3,6 млрд против $2 млрд у PMC-Sierra. Котировки последней выросли на 11 % после заявления о намерениях Microsemi.

Постоянный URL: http://servernews.ru/922073
20.07.2012 [09:00], Георгий Орлов

Microsemi завершает тестирование надежности матриц FPGA

Компания Microsemi объявила, что независимая организация тестировала её программируемые вентильные матрицы (FPGA) коммерческого класса в течение более четырех лет, накопив в общей сложности более 26 миллионов устройств-часов без единого сбоя. Матрицы (полупроводниковые устройства) FPGA Axcelerator являются коммерческим эквивалентом решения FPGA RTAX-S/SL, разработанного для аэрокосмической промышленности, и используют одни и те же структуры CMOS, технологии и материалы.

Процесс тестирования включал сочетание различных температурных режимов: высокотемпературный (HTOL), низкотемпературный (LTOL) и температурные циклы. "Независимое, строгое, длительное тестирование и беспрецедентное количество полученных в ходе испытаний данных доказывает, что наши устройства FPGA Axcelerator крайне надежны", - сказал в заявлении Пол Екас (Paul Ekas), вице-президент по маркетингу продукции Microsemi.

Матрица

Недавно компания представила первый в новом семействе восьмиканальный чип силовой электроники для космической отрасли и других приложений, предъявляющих жёсткие требования к надёжности. Этот чип может быть использован в сочетании с другими устойчивыми к излучению и перепадам температур продуктами Microsemi, позволяя легко реализовывать решения по управлению электропитанием.

Материалы по теме:

Источник:

Постоянный URL: http://servernews.ru/596271
05.06.2012 [10:59], Георгий Орлов

Microsemi отрицает существование бэкдора в своих чипах

Полупроводниковая компания Microsemi выступила с заявлением, в котором она отрицает, что один из ее продуктов, популярный кремниевый чип ProASIC3 (FPGA), имеет встроенный бэкдор. Исследователи Сергей Скоробогатов из Кембриджского университета и Кристофер Вудс (Christopher Woods) из британской компании Quo Vadis Labs (QVL), утверждали, что обнаружили в FPGA ProASIC3 недокументированные функции, которые могут быть использованы злоумышленниками для получения доступа ко всем функциям чипа, несмотря на шифрование такой информации с помощью определяемого пользователем 128-битного ключа AES.

Microsemi

По утверждению Microsemi, функция, обнаруженная исследователями, является привилегированной возможностью, зарезервированной для начального тестирования и анализа отказов, и она отключена во всех поставляемых устройствах. Кроме того, функция может быть доступна только при программировании устройства по заказу клиента с использованием пользовательского кода доступа. Microsemi не смогла подтвердить возможность описываемой двумя исследователями атаки потому что компания не имеет доступа к технологии и настройкам оборудования, которое они, как утверждают, используют. В ответ на это, исследователи отметили, что PEA-техники описаны в патенте QVL и, следовательно, общедоступны.

Материалы по теме:

Источник:

Постоянный URL: http://servernews.ru/596033
Система Orphus