Материалы по тегу: microsemi

04.11.2019 [21:00], Алексей Степин

IBM продвигает открытый стандарт оперативной DDIMM-памяти OMI для серверов

Практически у всех современных процессоров контроллер памяти давно и прочно является частью самого ЦП, будь то монолитный кристалл или чиплетная сборка. Но не всегда подобная монолитность является плюсом — к примеру, она усложняет задачу увеличения количества каналов доступа к памяти.

Таких каналов уже 8 и существуют проекты процессоров с 10 каналами памяти. Но это усложняет как сами ЦП, так и системные платы, ведь только на подсистему памяти, без учёта интерфейса PCI Express, может уйти 300 и более контактов, которые ещё требуется корректно развести и подключить.

Организация подсистемы памяти у POWER8

Организация подсистемы памяти у POWER8

У IBM есть ответ, и заключается он в переносе части функций контроллера памяти на сторону модулей DIMM. Сам интерфейс между ЦП и модулями памяти становится последовательным и предельно унифицированным. Похожая схема использовалась в стандарте FB-DIMM, аналогичную компоновку применила и сама IBM в процессорах POWER8 и POWER9 в варианте Scale-Up.

Роль и возможности буфера Centaur у POWER8

Роль и возможности буфера Centaur у POWER8

Контроллер памяти у этих процессоров упрощён, в нём отсутствует контроллер физического уровня (PHY). Его задачи возложены на чип-буфер Centaur, который посредством одноимённого последовательного интерфейса и связывается с процессором на скорости 28,8 Гбайт/с.

Контроллеров интерфейса Centaur в процессорах IBM целых восемь, что дает ПСП в районе 230 Гбайт/с. За счёт выноса ряда функций в чипы-буфера удалось сократить площадь кристалла, и без того немалую (свыше 700 мм2), но за это пришлось заплатить увеличением задержек в среднем на 10 нс. Частично это сглажено за счёт наличия в составе Centaur кеша L4.

Сравнительные размеры модулей Centaur, RDIMM и OMI DDIMM

Сравнительные размеры модулей Centaur, RDIMM и OMI DDIMM

Стандарт не является открытым, но IBM предлагает ему на смену полностью открытый вариант под названием Open Memory Interface (OMI). В его основу положена семантика и протоколы, описанные в стандарте OpenCAPI 3.1, а физический уровень представлен шиной BlueLink (25 Гбит/с на линию), которая уже используется для реализации NVLink и OpenCAPI.

Реализация OMI проще Centaur, что позволяет сделать чип-буфер более компактным и выделяющим меньше тепла. Но все преимущества сохраняются: так, число контактов процессора, отвечающих за интерфейс памяти, можно снизить с примерно 300 до 75, поскольку посылаются только простые команды загрузки и сохранения данных. Вся реализация физического интерфейса осуществляется силами чипа-компаньона OMI, и в нём же может находиться дополнительный кеш.

Модули OMI DDIMM станут стандартом JEDEC

Модули OMI DDIMM станут стандартом JEDEC

Помимо экономии контактов есть и ещё одна выгода: можно реализовать любой тип памяти, будь то DDR, GDDR и даже NVDIMM — вся PHY-часть придётся на различные варианты чипов OMI, но со стороны стандартного разъёма любой модуль OMI будет выглядеть одинаково. Сейчас взят прицел на реализацию модулей с памятью DDR5.

При использовании существующих чипов DDR4 система с интерфейсом OMI может достичь совокупной ПСП порядка 650 Гбайт/с. Дополнительные задержки составят 5 ‒ 10 нс для RDIMM и лишь 4 нс для LRDIMM. Из всех соперников технологии на такое способны только сборки HBM, которые в силу своей природы имеют ограниченную ёмкость, дороги в реализации и не могут быть вынесены с общей с ЦП подложки.

Новый стандарт упростит процессоры и позволит увеличить ёмкость подсистемы памяти

Новый стандарт упростит процессоры и позволит увеличить ёмкость подсистемы памяти

Чипы-буферы OMI можно разместить как на модуле памяти, так и на системной плате. Разумеется, для стандартизации выбран первый вариант. В нём предусмотрено 84 контакта на модуль, сами же модули получили название Dual-Inline Memory Module (DDIMM).

DDIMM вышли существенно компактнее своих традиционных собратьев: ширина модуля сократилась со 133 до 85 мм. Реализация буфера OMI ↔ DDR4 уже существует в кремнии: компания Microsemi продемонстрировала чип SMC 1000 (PM8596), поддерживающего 8 линий OMI со скоростью 25 Гбит/с каждая. Допустима также работа в режиме 4 × 1 с вдвое меньшей общей пропускной способностью.

DDIMM существенно компактнее классических модулей памяти

DDIMM: меньше ширина, проще разъём

Со стороны чипов памяти SMC 1000 имеет стандартный 72-битный интерфейс с ECC и поддержкой различных комбинаций DRAM и NAND-устройств. Тактовая частота DRAM — до 3,2 ГГц, высота модуля зависит от количества и типов устанавливаемых чипов.

В случае одиночной высоты модули могут иметь ёмкость до 128 Гбайт, двойная высота позволит создать DDIMM объёмом свыше 256 Гбайт. Сам чип SMC 1000 невелик, всего 17 × 17 мм, а невысокое тепловыделение гарантирует отсутствие проблем с перегревом, свойственных FB-DIMM.

Процессоры IBM POWER9 AIO дополнили существующую серию

Процессоры IBM POWER9 AIO дополнили существующую серию

Первыми процессорами с поддержкой OMI стали новые POWER9 версии Advanced I/O (AIO), дополнившие семейства Scale Up (SC) и Scale Out (SO). В них реализовано 16 каналов OMI по 8 линий каждый (до 650 Гбайт/с суммарно), а также новые версии интерфейсов NVLink (возможно, 3.0) и OpenCAPI 4.0. Количество линий PCI Express 4.0 по-прежнему составляет 48.

Шина IBM BlueLink была переименована в PowerAXON. За счёт её использования в системах на базе процессоров POWER возможна реализация 16-сокетных систем без применения дополнительной логики. Максимальное количество ядер у POWER9 AIO равно 24, с учётом SMT4 это даёт 96 исполняемых потоков. Имеется также кеш L3 типа eDRAM объёмом 120 Мбайт. Техпроцесс остался прежним, это 14-нм FinFET.

Архитектура подсистем памяти у семейства IBM POWER9

Архитектура подсистем памяти у семейства IBM POWER9

Поставки POWER9 AIO начнутся в этом году, цены неизвестны, но с учётом 8 миллиардов транзисторов и кристалла площадью 728 мм2 они не могут быть низкими. Однако без OMI эти процессоры были бы ещё более дорогими. В комплект поставки входит и чип-буфер OMI, правда, не самая быстрая версия с пропускной способностью на уровне 410 Гбайт/с. Задел для модернизации есть, и для расширения ПСП достаточно будет заменить модули DDIMM на более быстрые варианты.

Сравнительная таблица существующих и будущих версий OpenCAPI

Сравнительная таблица существующих и будущих версий OpenCAPI

Следующее поколение процессоров IBM, POWER10, появится только в 2021 году. К этому времени ожидается принятие стандарта OMI на рынке высокопроизводительных многопроцессорных систем. Попутно IBM готовит новые версии OpenCAPI, не привязанные к архитектуре POWER, а значит, путь к OMI будет открыт и другим вендорам.

Постоянный URL: http://servernews.ru/996907
19.10.2015 [15:45], Сергей Юртайкин

В борьбу за производителя чипов для дата-центров PMC-Sierra включилась новая компания

Нашёлся новый претендент на покупку производителя полупроводниковых решений для корпоративного IT-оборудования PMC-Sierra. За покупку этой компании чипмпейкер Microsemi готов заплатить $2,4 млрд против раннего предложения в $2 млрд от Skyworks Solutions.

Microsemi предлагает акционерам PMC-Sierra по $11,5 в расчёте на каждую принадлежащую им ценную бумагу, что на 50 % больше биржевой стоимости на 5 октября 2015 года — незадолго до анонса поглощения PMC-Sierra компанией Skyworks.

microsemi.com

microsemi.com

Если Microsemi победит в борьбе за PMC-Sierra, акционеры последней получат около 15 % объединённой компании, а 85 % отойдёт держателям бумаг Microsemi. Это предложение совет директоров PMC-Sierra получил в пятницу, 16 октября, но официально о нём объявили три дня спустя. Microsemi рассчитывает увеличить свою скорректированную прибыль на 60 центов на акцию по итогам первого года с момента закрытия сделки с PMC-Sierra (ожидается в декабре), если она, конечно, состоится. Чьё предложение в итоге примут владельцы PMC-Sierra, пока неизвестно.

biv.com

biv.com

Microsemi специализируется на разработке полупроводникового оборудования и программного обеспечения для облачных технологий. Рыночная капитализация компании составляет $3,6 млрд против $2 млрд у PMC-Sierra. Котировки последней выросли на 11 % после заявления о намерениях Microsemi.

Постоянный URL: http://servernews.ru/922073
20.07.2012 [09:00], Георгий Орлов

Microsemi завершает тестирование надежности матриц FPGA

Компания Microsemi объявила, что независимая организация тестировала её программируемые вентильные матрицы (FPGA) коммерческого класса в течение более четырех лет, накопив в общей сложности более 26 миллионов устройств-часов без единого сбоя. Матрицы (полупроводниковые устройства) FPGA Axcelerator являются коммерческим эквивалентом решения FPGA RTAX-S/SL, разработанного для аэрокосмической промышленности, и используют одни и те же структуры CMOS, технологии и материалы.

Процесс тестирования включал сочетание различных температурных режимов: высокотемпературный (HTOL), низкотемпературный (LTOL) и температурные циклы. "Независимое, строгое, длительное тестирование и беспрецедентное количество полученных в ходе испытаний данных доказывает, что наши устройства FPGA Axcelerator крайне надежны", - сказал в заявлении Пол Екас (Paul Ekas), вице-президент по маркетингу продукции Microsemi.

Матрица

Недавно компания представила первый в новом семействе восьмиканальный чип силовой электроники для космической отрасли и других приложений, предъявляющих жёсткие требования к надёжности. Этот чип может быть использован в сочетании с другими устойчивыми к излучению и перепадам температур продуктами Microsemi, позволяя легко реализовывать решения по управлению электропитанием.

Материалы по теме:

Источник:

Постоянный URL: http://servernews.ru/596271
05.06.2012 [10:59], Георгий Орлов

Microsemi отрицает существование бэкдора в своих чипах

Полупроводниковая компания Microsemi выступила с заявлением, в котором она отрицает, что один из ее продуктов, популярный кремниевый чип ProASIC3 (FPGA), имеет встроенный бэкдор. Исследователи Сергей Скоробогатов из Кембриджского университета и Кристофер Вудс (Christopher Woods) из британской компании Quo Vadis Labs (QVL), утверждали, что обнаружили в FPGA ProASIC3 недокументированные функции, которые могут быть использованы злоумышленниками для получения доступа ко всем функциям чипа, несмотря на шифрование такой информации с помощью определяемого пользователем 128-битного ключа AES.

Microsemi

По утверждению Microsemi, функция, обнаруженная исследователями, является привилегированной возможностью, зарезервированной для начального тестирования и анализа отказов, и она отключена во всех поставляемых устройствах. Кроме того, функция может быть доступна только при программировании устройства по заказу клиента с использованием пользовательского кода доступа. Microsemi не смогла подтвердить возможность описываемой двумя исследователями атаки потому что компания не имеет доступа к технологии и настройкам оборудования, которое они, как утверждают, используют. В ответ на это, исследователи отметили, что PEA-техники описаны в патенте QVL и, следовательно, общедоступны.

Материалы по теме:

Источник:

Постоянный URL: http://servernews.ru/596033
Система Orphus