Материалы по тегу: ccix

29.06.2018 [13:00], Геннадий Детинич

Опубликованы финальные спецификации CCIX 1.0: разделяемый кеш и PCIe 4.0

Чуть больше двух лет назад в мае 2016 года семёрка ведущих компаний компьютерного сектора объявила о создании консорциума Cache Coherent Interconnect for Accelerators (CCIX, произносится как «see six»). В число организаторов консорциума вошли AMD, ARM, Huawei, IBM, Mellanox, Qualcomm и Xilinx, хотя платформа CCIX объявлена и развивается в рамках открытых решений Open Compute Project и вход свободен для всех. В основе платформы CCIX лежит дальнейшее развитие идеи согласованных (когерентных) вычислений вне зависимости от аппаратной реализации процессоров и ускорителей, будь то архитектура x86, ARM, IBM Power или нечто уникальное. Скрестить ежа и ужа — вот едва ли не буквальный смысл CCIX.

Варианты топологии CCIX

Варианты топологии CCIX

На днях консорциум сообщил, что подготовлены и представлены финальные спецификации CCIX первой версии. Это означает, что вскоре с поддержкой данной платформы на рынок может выйти первая совместимая продукция. По словам разработчиков, CCIX позволит организовать новый класс подсистем обмена данными с согласованием кеша с низкими задержками для следующих поколений облачных систем, искусственного интеллекта, больших данных, баз данных и других применений в инфраструктуре ЦОД. Следующая ступенька в производительности невозможна без эффективных гетерогенных (разнородных) вычислений, которые смешают в одном котле исполнение кода общего назначения и спецкода для ускорителей на базе GPU, FPGA, «умных» сетевых карт и энергонезависимой памяти.

Решение CCIX IP компании Synopsys

Решение CCIX IP компании Synopsys

Базовые спецификации CCIX Base Specification 1.0 описывают межчиповый и «бесшовный» обмен данными между вычислительными ресурсами (процессорными ядрами), ускорителями и памятью во всём её многообразии. Все эти подсистемы объединены разделяемой виртуальной памятью с согласованием кеша. В основе спецификаций CCIX 1.0, добавим, лежит архитектура PCI Express 4.0 и собственные наработки в области быстрой коррекции ошибок, что позволит по каждой линии обмениваться данными со скоростью до 25 Гбайт/с.

Тестовая платформа с поддержкой CCIX Synopsys на FPGA матрице

Тестовая платформа с поддержкой CCIX Synopsys на FPGA матрице

Но главное, конечно, не скорость обмена, хотя это важная составляющая CCIX. Главное — в создании программируемых и полностью автономных процессов по обмену данными в кешах процессоров и ускорителей, что реализуется с помощью новой парадигмы разделяемой виртуальной памяти для когерентного кеша. Это радикально упростит создание программ для платформ CCIX и обеспечит значительный прирост в ускорении работы гетерогенных платформ. Вместо механизма прямого доступа к памяти (DMA), со всеми его тонкостями для обмена данными, на платформе CCIX достаточно будет одного указателя. Причём обмен данными в кешах будет происходить без использования драйвера на уровне базового протокола CCIX. Ждём в готовой продукции. Кто первый, AMD, ARM или IBM?

Тестовый набор CCIX

Рабочая демо-система с неназванным CPU и FPGA, соединённых шиной CCIX

Рабочая демо-система с неназванным CPU и FPGA, соединённых шиной CCIX

Постоянный URL: http://servernews.ru/971947
12.09.2017 [14:47], Константин Ходаковский

Xilinx, ARM, Cadence и TSMC создадут тестовый 7-нм чип

Компании Xilinx, ARM, Cadence Design Systems и TSMC сообщили о сотрудничестве с целью создания в 2018 году первого тестового CCIX-чипа на базе 7-нм FinFET норм TSMC. Этот чип будет призван продемонстрировать возможности платформы CCIX (Cache Coherent Interconnect for Accelerators) в деле эффективного взаимодействия многоядерных высокопроизводительных процессоров ARM с FPGA-ускорителями, находящимися за пределами основного кристалла.

Тестовый чип будет основан на последней технологии внутрисистемного соединения ARM DynamIQ и использовать шину CMN-600. Cadence предоставит ключевые блоки ввода-вывода и подсистемы памяти, включая CCIX-решение (контроллер и PHY), PCI Express 4.0/3.0 (контроллер и PHY), DDR4 PHY, периферийные блоки вроде I2C, SPI и QSPI, а также драйверы. Инструменты проектирования Cadence будут применены и при создании тестового чипа, который чип объединит CPU ARM с 16-нм FPGA-чипами Virtex UltraScale+ от Xilinx через протокол связи CCIX.

Согласно совместному заявлению компаний, финальной стадии разработки Tape-out чип должен достичь в первой четверти 2018 года, а полноценные кристаллы будут выпущены во второй половине того же года. Этот дизайн призван продемонстрировать, как последние процессоры ARM могут эффективно взаимодействовать с когерентными многочиповыми ускорителями в масштабе ЦОД, а также решить проблему быстрого и простого доступа к данным.

Подобные решения помогут в будущем создать высокопроизводительные и при этом эффективные платформы для центров обработки данных. TSMC отметила, что 7-нм нормы FinFET — самый совершенный техпроцесс компании, который позволит добиться преимуществ как с точки зрения роста производительности, так и энергоэффективности.

Постоянный URL: http://servernews.ru/958375
Система Orphus