Процессоры Interlagos на базе архитектуры AMD Bulldozer могут появится в продаже досрочно

 

Подробности архитектуры Bulldozer, которые компания AMD раскрыла на недавней конференции SC10, позволяют надеяться на появление первых модификаций серверного процессора Interlagos до ранее намеченного периода – третьего квартала 2011 года.

Чип Interlagos состоит из 16 вычислительных ядер, организованных в восемь модулей по два ядра. Каждый модуль включает 213 миллионов транзисторов. Модульный дизайн, избранный AMD, ранее вызвал сомнения относительно своей эффективности. Дело в том, что хотя отдельно взятый модуль содержит два "целочисленных" ядра, блок обработки данных с плавающей точкой в нем всего один. На конференции компания отметила, что хотя число FPU в два раза меньше, чем Integer Units, каждый из них выполняет одновременно две 128-битных операции из набора SSE или AVX – включая совмещенные операции умножения-сложения (набор SIMD-расширений FMA), весьма полезные для интенсивных вычислений. Лишь при выполнении 256-битных AVX-операций "половинки" FPU объединяются.

В целом, Interlagos способен выполнять 64 операции с вещественными числами за такт, что при запланированной частоте 3,5 ГГц дает теоретическую производительность в 224 Гигафлопс. Стоит заметить, что чип Sandy Bridge EP, находящийся в разработке Intel, обеспечивает такой же пиковый "выхлоп" при 8 вычислительных ядрах. Блоки обработки вещественных данных процессора Sandy Bridge имеют преимущество в виде параллельного выполнения 256-битных AVX-команд, хотя и не поддерживают операции FMA (возможно, представители следующего поколения, Ivy Bridge, также не избавятся от этого недостатка).

Источник:

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER. | Можете написать лучше? Мы всегда рады новым авторам.
Постоянный URL: https://servernews.ru/593916
Система Orphus