Летняя утечка характеристик будущих серверных процессоров AMD EPYC Genoa на базе архитектуры Zen4 получает всё новые подтверждения. Месяц назад AMD официально сообщила, что эти CPU получат до 96 ядер, то есть в полтора раза больше, чем у EPYC Milan/Rome. А выпущенные недавно патчи для ядра Linux показали, что «модели 10h-1Fh и A0h-AFh семейства 19h» будут иметь до 12 CCD. Из них же стало понятно, что и каналов памяти у новых процессоров тоже станет в полтора раза больше — 12.
Ну а сегодня издание ComputerBase поделилось таблицей с возможными конфигурациями модулей памяти. Из неё, в частности, следует, что новые процессоры будут поддерживать DDR5-5200, причём не только в виде одноранговых RDIMM, но и четырёх- или восьмиранговых LRDIMM. Правда, в последнем случае при использовании массовых 128-Гбайт модулей максимальный объём памяти на сокет не превысит 1,5 Тбайт.
Источник: Twitter/HansDeVriesNL
Однако, если верить таблице, DDR5-5200 будет доступна только в режиме 1DPC (один модуль на канал) и только с более дорогой памятью. А в случае 2DPC пределом будет уже DDR5-4800. Причём сейчас трудно сказать, заработает ли память в этом режиме на более высоких частотах (как это было на практике с Milan), поскольку требования к разводке плат и целостности сигнала стали намного выше, что, к слову, скажется на их цене.
Источник: ComputerBase
Если же важна не скорость, а объём, то 16-ранговыми (это уже строго 3DS RDIMM) модулями DDR5-4000 в режиме 2DPC можно набрать аж 12 Тбайт RAM. Для этого понадобятся уже 512-Гбайт модули. Такие, например, готовит Samsung. Впрочем, внедрение поддержки CXL новыми серверными платформами AMD и Intel в будущем потенциально упростит наращивание объёмов доступной серверам памяти в обмен на некоторые снижение её скорости и увеличение задержек. Осталось узнать, сколько на самом деле линий PCIe 5.0 получат EPYC Genoa и сколько из них будут поддерживать CXL.
Источник:
