Материалы по тегу: pci express 5.0

03.02.2021 [23:26], Алексей Степин

Microchip продолжает осваивать PCIe 5.0: представлены новые коммутаторы Switchtec PFX

На данный момент вокруг стандарта PCI Express 4.0 сложилась устойчивая экосистема: для него существуют все необходимые компоненты. Со следующей версией, PCIe 5.0, дела обстоят пока не настолько хорошо, но прогресс есть и здесь. Компания Microchip продолжает осваивать новую версию стандарта: в дополнение к анонсированным ранее ретаймерам XpressConnect она представила и новые микросхемы коммутаторов Switchtec PFX.

Высокоскоростные последовательные шины, такие как PCI Express, требуют очень точного соблюдения массы параметров, иначе заявленные характеристики могут оказаться недостижимыми. Даже в довольно старой версии PCIe 2.0 небрежная реализация могла привести к откату до скорости PCIe 1.0 или к полной неработоспособности той или иной связки компонентов. Ещё в большей степени это актуально для более новых и производительных версий PCI Express.

В версии 5.0, как известно, пропускная способность одной линии интерфейса должна достичь 32 ГТ/с (около 4 Гбайт/с), и здесь, естественно, потребуются не только новые системные платы и процессоры. Сложные распределённые системы, в составе которых может работать множество ускорителей и даже отдельных серверных узлов, обязательно потребуют дополнительных чипов: ретаймеров для коррекции параметров сигнала, а также коммутаторов, способных работать со скоростями PCIe 5.0.

Ретаймеры PCIe 5.0 компания Microchip уже представила, работоспособность при взаимодействии двух устройств на новых скоростях также успешно продемонстрирована Intel и Synopsys. Пришла пора коммутаторов и здесь пионером также стала Microchip, представившая новую серию микросхем Switchtec PFX PCIe 5.0, удачно дополняющую семейство XpressConnect. Компания заявила, что это идеальное сочетание, позволяющее удвоить пропускную способность в условиях «высокоплотных систем».

Новые чипы весьма продвинуты: они могут обеспечивать работу до 100 линий PCIe 5.0, обслуживающих до 52 портов, либо до 48 непрозрачных мостов (bridges). При этом поддерживается организация виртуальных групп коммутации, их может быть до 26. В состав нового кремния входят средства обеспечения надёжности, включая коррекцию ECC и распознавание «горячего подключения» устройств; также в Switchtec PFX PCIe 5.0 реализованы продвинутые средства мониторинга и диагностики, дополнительно поддерживается аутентификация загрузочных образов.

Новые коммутаторы найдут активное применение в самых различных областях, от систем хранения данных до кластерных систем, связанных сетью нового поколения на основе стандарта CXL. Массовые поставки новых коммутаторов намечены на 2022 год, но заказать комплекты разработчика можно будет и раньше.

Постоянный URL: http://servernews.ru/1031808
11.01.2021 [20:24], Алексей Степин

Экосистема PCI Express 5.0 и CXL расширяется: PLDA продемонстрировала работу XpressLINK с Intel Xeon Sapphire Rapids

Потребность в более скоростных интерфейсах существовала в мире ИТ всегда, но за последние годы она обострилась: третья версия PCI Express пробыла с нами почти десятилетие, и лишь сейчас, проводив 2020 год, можно сказать о сколько-нибудь заметном распространении PCI Express 4.0.

Урок усвоен и с PCIe 5.0 аналогичной истории не повторится: практически все разработчики процессоров и прочих компонентов изначально закладывают поддержку пятой версии в свои новые решения. Среди лидеров в этой области — компания PLDA, продемонстрировавшая работоспособность своих компонентов PCI Express 5.0 и CXL.

Говоря о CXL, мы неизбежно подразумеваем PCIe 5.0 — именно PCI Express пятой версии является физической основой нового протокола скоростных межсоединений Compute Express Link. CXL дополняет PCIe 5.0 рядом интересных и востребованных в мире HPC возможностей, но речь сейчас не об этом, а о том, что родственность стандартов упрощает разработку IP-блоков с их поддержкой.

Компания PLDA является активным разработчиком IP-модулей, причём, специализируется она именно на высокоскоростных интерфейсах, участвуя в разработке стандарта PCI Express c 2001 года.  Стандарты, сколь угодно совершенные в теории, мертвы без реального работоспособного «кремния», и здесь PLDA оказалась в числе лидеров, успешно продемонстрировав работу своего контроллера PCI Express 5.0 и доказав работоспособность CXL в системах на базе инженерных образцов Intel Sapphire Rapids.

Один из демонстрационных стендов CXL 2.0

Один из демонстрационных стендов CXL 2.0

Следует отметить, что контроллер PLDA XpressRICH не монолитен, за физическую часть (PHY) в демонстрационной системе отвечал блок, разработанный Broadcom. Несмотря на это, IP-модули продемонстрировали слаженную работу и целостность сигнала в различных тестовых сценариях. PLDA утверждает, что данную связку разработчики новых SoC могут использовать смело — качество работы гарантируется.

Две тестовые платы успешно устанавливали стабильную связь на скорости 32 ГТ/с, для тестирования были использованы компоненты Xilinx Vivado ILA и анализатор PCIe Viavi. Также контроллер PLDA без проблем работал в режиме совместимости с предыдущими версиями PCIe на скоростях 16, 8, 5 и 2,5 ГТ/с.

Архитектура контроллера CXL 2.0, созданного PLDA

Архитектура контроллера CXL 2.0, созданного PLDA

Демонстрация CXL использовала другой набор компонентов. В этом сценарии разработка PLDA под названием XpressLINK была воплощена в ПЛИС на PCIe-платах. Новый контроллер поддерживает все основные суб-протоколы CXL, описанные в версии 2.0: CXL.io, CXL.cache и CXL.mem. Платформой здесь послужили системы, оснащённые прототипами процессоров Intel Xeon Sapphire Rapids.

Демонстрация, проведённая в рамках давнего сотрудничества PLDA и подразделения Intel Industry Enabling Labs, показала полную работоспособность новинок, а также доказала, что контроллер CXL обеспечивает самую низкую латентность в своём классе. Последнее крайне важно, поскольку CXL пророчат в качестве основы для суперкомпьютеров и кластерных систем нового поколения.

Контроллер PLDA XpressLINK может быть реализован в качестве строительного блока для SoC, как отдельный ASIC-чип, а также в виде ПЛИС. Он доступен для лицензирования, чем уже воспользовались некоторые крупные разработчики микроэлектроники.

Постоянный URL: http://servernews.ru/1029751
24.12.2020 [20:11], Алексей Степин

Synopsys предлагает полный спектр IP-решений для CXL

Новый стандарт шины CXL (Compute Express Link) хорош тем, что базируется на уже давно устоявшемся и общепринятом стандарте PCI Express, который способен обеспечить высокие скорости обмена данными и минимальную латентность. Версия 2.0 стандарта CXL была финализирована совсем недавно, в ноябре этого года, и мы опубликовали посвящённую этому событию заметку.

Напомним основные тезисы CXL 2.0. В основе новой версии по-прежнему лежит PCI Express 5.0, однако в ней реализована более сложная, многоуровневая структура взаимодействия узлов сети. Появилась поддержка коммутирования и шифрования, а также возможность работы с устройствами «постоянной памяти» (persistent memory), такими как, например, Optane DCPMM. Предусмотрена возможность управляемого горячего подключения, что немаловажно, поскольку позволяет минимизировать время простоя и ввода в строй новых вычислительных узлов в системе.

На сегодняшний момент CXL имеет самую большую армию сторонников: в разработке участвуют более 120 компаний. Для сравнения, потенциально конкурирующий стандарт CCIX может похвастаться примерно 50 участниками, Gen-Z насчитывает около 70 участников, а OpenCAPI — лишь 38. Впрочем, между CXL и Gen-Z в настоящее время подписан «меморандум взаимопонимания». Также называется возможность совместного использования CCIX и CXL, подобно тому, как Ethernet может работать поверх InfiniBand.

Конечно, всё это не гарантия того, что CXL обязательно победит, но шансы на победу достаточно высокие, особенно если учесть, что в составе совета директоров CXL принимают участие AMD, ARM, Intel и IBM. Помогает в продвижении стандарта компания Synopsys, весьма известный и солидный разработчик IP-решений. Из достижений компании 2020 года можно назвать набор инструментов для создания аналоговых чипов машинного обучения (совместно с IBM), новые 64-битные ядра ARC и интерфейс для памяти HBM2E.

Для CXL компания создала первую законченную реализацию стандарта ещё в 2019 году. Сейчас Synopsys объявила о новых IP-блоках CXL DesignWare, поддерживающих протокол AMBA CXS и позволяющих бесшовно интегрировать шины CXL и ARM Neoverse Coherent Mesh Network. С растущей популярностью серверных процессоров на базе ARM это даёт CXL ещё одно важное преимущество.

Отметим, что новые IP-блоки способны работать на скорости 32 ГТ/с при 512-битной ширине шины. Поддерживаются конфигурации от x1 до x16, включая варианты с бифуркацией линий PCIe 5.0. Реализация физического уровня (PHY) уже сейчас описывается для широкого круга техпроцессов FinFET. Страницы, посвящённые новому контроллеру CXL, DesignWare CXL IP и верификация IP для AMBA CXS доступны по соответствующим ссылкам.

Постоянный URL: http://servernews.ru/1028711
14.11.2020 [16:44], Алексей Степин

CXL обретает «плоть»: Microchip выпустила первые компоненты PCI Express 5.0

Стандарт CXL, разработка второй версии которого была недавно закончена, обещает решить большую часть проблем, связанных с системами межсоединений в крупных кластерных системах и суперкомпьютерах. Теория мертва без практики: CXL даже первых версий базируется на возможностях PCI Express 5.0, интерфейса, ещё не реализованного в коммерчески доступных продуктах. Однако с помощью компании Microchip PCIe 5.0, а, значит, и CXL, начинают понемногу обретать «плоть».

Проектирование и реализация высокоскоростных шин обмена данными, таких как PCI Express, является почти искусством. Данные по линиям PCIe передаются на очень высоких частотах, составляющих уже 8 ГГц для версии 4.0. Речь скорее идёт о микроволновой СВЧ-электронике, имеющей свои законы.

При таких частотах исходный импульс сигнала быстро «портится»: помимо обычного затухания, происходит и размытие формы самого импульса. Искажения нарастают по мере увеличения длины линий связи, дополнительные искажения и переотражения сигнала вносит любая неоднородность: места пайки, контакты разъёмов и прочие элементы, а также соседние линии.

Пока речь идёт о платах расширения, бороться с такими проблемами не так сложно, расстояние от процессора до приёмников на борту PCIe-платы измеряется в самом худшем случае десятками сантиметров. Однако CXL провозглашается в качестве стандарта межсоединений в HPC-системах, а значит, длина линий связи будет существенно выше. В простых случаях обычно используются редрайверы — простые аналоговые усилители сигнала, но для целей CXL их недостаточно. Нужны ретаймеры.

Ретаймер же является устройством достаточно сложным, поскольку он должен принимать сигнал входной линии, декодировать его согласно протоколу, а затем, восстановив идеальную форму и длительность, передавать дальше. При этом ретаймер постоянно управляет своими приёмопередающими контроллерами в зависимости от характеристик канала и параметров сигнала. До ноября этого года ретаймеров, способных работать на скоростях PCI Express 5.0, толком и не было, но недавно компания Microchip официально анонсировала новую серию ретаймеров XpressConnect.

Основные размерности каналов PCIe в серверной и HPC-инфраструктуре обычно составляют 8 и 16 линий, поэтому в новой серии ретаймеров представлены чипы PM8658 и PM8659 соответственно. Microchip заявляет, что новинки способны увеличить длину работоспособного канала PCIe 5.0 (32 Гт/с) в три раза и, кроме того, могут выступать и в качестве сплиттеров, разделяя один канал на несколько с меньшим количеством линий.

Устройства отличаются пониженной латентностью, вносимые ими задержки на 80% меньше, нежели предусматривается спецификациями PCI Express. Кроме того, они содержат встроенные средства аппаратной диагностики и анализа целостности сигнала, а поддержка функций безопасности позволяет реализовывать системы на базе CXL 2.0 в наиболее полном варианте.

Новинки уже доступны производителям в небольших пробных партиях, однако информации о ценах Microchip пока не предоставила. Таким образом, инфраструктура PCI Express 5.0, а вместе с ней CXL, начинает обретать «плоть», пусть пока и небыстрыми темпами. Настоящая волна внедрения новых стандартов ожидается в 2023-2025 годах. Напомним также, что Microchip готова и к пришествию нового стандарта оперативной памяти, OMI — она уже поставляет разработчикам и производителям соответствующие контроллеры.

Постоянный URL: http://servernews.ru/1025391
11.11.2020 [00:09], Алексей Степин

Стандарт Compute Express Link 2.0 финализирован

Проблема эффективной организации многоядерных и многоузловых вычислительных систем известна давно. Даже специально разработанные для этой цели интерконнекты и шины вроде InfiniBand не всегда справляются в достаточной мере. Консорциум CXL видит решение проблемы в развитии одноимённого стандарта, Compute Express Link, использующего PCI Express в качестве основы. Его первая версия увидела свет в марте 2019 года, и всё это время он активно развивался. Теперь официально опубликованы спецификации версии CXL за номером 2.0.

Изначально шина PCI Express — довольно простая система, обычно предусматривающая соединение хост-устройства и клиента по типу «точка-точка». Но для сложных многоузловых вычислительных комплексов таких возможностей явно недостаточно и в CXL реализованы различные протоколы «общения», оптимизированные с учётом трёх видов задач: ввода-вывода (IO), кеширования (Cache) и доступа к памяти (Memory).

Вернее, эта тройственная специализация была описана ещё в старых версиях стандарта CXL, но в версии 2.0 стандарт был существенно доработан. В основе CXL 2.0 по-прежнему лежит PCI Express 5.0 и изменений в скоростных показателях и латентности нет, но протокол получил поддержку коммутирования и шифрования. Также он теперь может работать с устройствами класса persistent memory, такими как память 3D XPoint.

Коммутаторы — важная часть экосистемы PCI Express, такие чипы позволяют искусственно расширять количество доступных линий шины. Конечно, ограничителем пропускной способности всё равно является «восходящий» канал, но, к примеру, ускорители в такой системе благодаря коммутатору могут общаться и между собой, минуя головное устройство.

В CXL 2.0 реализована полная поддержка коммутации, включая возможность расширения системы за счёт подключения дополнительных коммутаторов, допустима работа клиентских и хост-устройств как в режиме 1:1, так и с несколькими хостами сразу, вплоть до 16. При этом поддерживаются средства обеспечения качества обслуживания (QoS). Пока реализована лишь плоская модель коммутации, однако в планах разработчиков CXL присутствует и внедрение многоуровневой модели.

За последние несколько лет популярность устройств класса persistent memory (PMEM) сильно возросла, поскольку энергонезависимая память стала по-настоящему массовой, а кроме того, появились такие решения, как Intel Optane DC Persistent Memory, не слишком уступающие в производительности классической DRAM, но при этом обладающие всеми преимуществами NAND.

Поддержка устройств типа PMEM стала интегральной частью CXL 2.0, и теперь ресурсы такого типа могут объединяться в пулы, доступные в рамках логики CXL.memory. Подобные пулы в CXL-комплексах займут промежуточное место между пулами DRAM и массивами SSD-накопителей, доступ к ним полностью стандартизирован и не зависит от производителя конечных устройств.

Ранние версии CXL не поддерживали какого-либо единого стандарта шифрования, а значит, такая система межсоединений не была по-настоящему безопасной. В версии 2.0 такая поддержка появилась. Она является опциональной, но теперь силами интегрированных в контроллеры CXL 2.0 криптоускорителей шифроваться может любой канал передачи данных в рамках CXL-комплекса.

Использование шифрования может влиять на показатели латентности, однако величина такого «пенальти» зависит от конкретного сценария использования и возможностей контроллеров CXL. При необходимости минимизации задержек поддержку шифрования в системе CXL 2.0 можно будет отключить.

Нововведения, представленные в CXL 2.0, соответствуют современным тенденциям в мире высокопроизводительных вычислений. В частности, реализация поддержки коммутации CXL говорит о том, что разработчики стандарта хорошо знакомы с концепцией дезагрегации серверных ресурсов. Что касается физической модели, то здесь отклонений от PCI Express 5.0 не планируется. Все устройства с поддержкой CXL смогут работать и в «чистом» режиме PCIe, хотя, возможно, с утратой некоторых возможностей.

PLDA уже предлагает IP-блоки с поддержкой CXL 2.0 и PCIe 5.0

PLDA уже предлагает IP-блоки с поддержкой CXL 2.0 и PCIe 5.0

Говорить о рыночных перспективах CXL пока рано, хотя бы потому, что даже реализация 1.0/1.1 требует поддержки PCI Express 5.0, а таких систем на рынке пока нет. Процессоры Intel Sapphire Rapids должны получить такую поддержку, но ожидать их стоит не ранее 2021 года. Ознакомиться подробнее со спецификациями CXL 2.0 можно, отправив запрос по этой ссылке.

Постоянный URL: http://servernews.ru/1025054
10.04.2020 [11:24], Алексей Разин

Процессоры Intel Sapphire Rapids предложат не менее 80 линий PCI Express 5.0

AMD первой предложила массовую поддержку PCI Express 4.0 в серверном сегменте, но Intel будет вводить её поэтапно только с анонсом 10-нм процессоров Ice Lake-SP в конце текущего года. Зато уже в 2021 году, если верить новой информации, процессоры Sapphire Rapids будут иметь до 80 линий PCI Express 5.0 на сокет.

Канал AdoredTV поделился свежей информацией о планах Intel в серверном сегменте, которую источник рекомендует считать исключительной.

Во-первых, подтверждается наличие среди 10-нм процессоров Ice Lake-SP моделей с количеством ядер до 38 штук и поддержкой 64 линий PCI Express 4.0. Об этом говорилось ранее в других источниках, но следует помнить, что в семействе Ice Lake-SP поддержка PCI Express 4.0 может быть не реализована для младших моделей.

Источник изображения: Intel

Источник изображения: Intel

Во-вторых, первоисточник рассказывает о продвигающейся разработке процессоров с условным обозначением Thunder Bay. По всей видимости, это какая-то побочная ветвь эволюции 10-нм процессоров Xeon, которая подразумевает соседство на одной подложке с вычислительными ядрами кристалла с ускорителем нейронных сетей Movidius. Поскольку одноимённая компания была куплена Intel осенью 2016 года, её производственные циклы пока не до конца синхронизированы с материнской компанией.

Допускается вариант, что кристалл ускорителя Movidius, интегрируемый в процессоры Thunder Bay, будет выпускаться компанией TSMC по 7-нм технологии. Подобная инициатива не является первой в истории компании — ранее она имела опыт работы над интеграцией в процессоры Xeon программируемых матриц FPGA.

Наконец, если говорить о платформе Eagle Stream, которая выйдет в 2021 году, то Intel рассчитывает наделить 10-нм процессоры Xeon семейства Sapphire Rapids поддержкой восьмиканальной памяти типа DDR5 и 80 линий PCI Express 5.0 в расчёте на каждый процессорный разъём. Одновременно будет реализована поддержка интерфейса CXL и памяти типа HBM2 актуального для 2021 года поколения.

В однопроцессорных серверных системах могут применяться модели Sapphire Rapids, состоящие из двух идентичных кристаллов. Они предложат до 112 линий PCI Express 5.0. Очевидно, что Intel рассчитывает быстро наверстать тот застой в функциональных возможностях серверных процессоров, который наблюдается сейчас на фоне изделий конкурента.

Постоянный URL: http://servernews.ru/1008082
14.10.2019 [14:14], Алексей Разин

LGA 4677: платформа, для которой Intel реализует поддержку PCI Express 5.0

Пионером в освоении PCI Express 4.0 два года назад стала IBM, а с выходом AMD EPYC Rome эта шина может стать по-настоящему массовой. Intel же полна решимости наверстать упущенное в серверном сегменте как за счёт быстрой смены поколений процессоров, так и за счёт оперативного внедрения поддержки современных интерфейсов.

Следующий год принесёт поддержку PCI Express 4.0 лишь для некоторой части ассортимента 10-нм процессоров Ice Lake-SP, дебют которых отложен до второй половины 2020 года. В рамках платформы Whitley процессоры будут устанавливаться в материнские платы с разъёмом LGA 4189, которая позволит приютить и довольствующиеся поддержкой PCI Express 3.0 серверные 14-нм процессоры Cooper Lake-SP. Они выйдут уже в следующем полугодии.

Источник изображения: Twitter, Kazuki Kasahara

Источник изображения: Twitter, Kazuki Kasahara

Имя следующей платформы Eagle Stream не первый раз мелькает в презентациях Intel и её партнёров. А на днях изображение с упоминанием о переходе в 2021 году на исполнение LGA 4677 опубликовали японские блогеры.

Производитель процессорных разъёмов на одном из отраслевых мероприятий счёл возможным заявить, что Intel переведёт свои серверные процессоры на новое исполнение LGA 4677 в 2021 году. К слову, этот срок совпадает с ожидаемым периодом появления на рынке процессоров Sapphire Rapids, которые обеспечат поддержку восьмиканальной памяти типа DDR5 и интерфейса PCI Express 5.0, а также продвигаемого Intel родственного скоростного интерфейса CXL. Память Optane DCPMM к тому времени перейдёт к поколению Crow Pass.

Источник изображения: Twitter, Momomo_US

Источник изображения: Twitter, Momomo_US

Партнёр Intel по производству процессорных разъёмов ещё раз в явном виде упоминает, что переход на исполнение LGA 4677 повлечёт внедрение поддержки PCI Express 5.0. Имеются даже чертежи с изображением разъёма LGA 4677, которые позволяют понять, что совместимые процессоры будут делить контакты на две условные зоны.

На двухкристальную компоновку это явно не указывает, поскольку для существующих серверных процессоров Intel с монолитным кристаллом используется аналогичное разделение. Скорее всего, такое строение имеет отношение к равномерному распределению механических усилий на установленный в разъёме процессор.

Для компании AMD будущее серверных платформ тоже определено. В 2021 году должны появиться процессоры EPYC поколения Genoa с архитектурой Zen 4, которые будут использовать разъём Socket SP5. Отказаться от обратной совместимости с Socket SP3 компания AMD, по словам её представителей, была готова только в случае существенных инфраструктурных изменений. Пожалуй, внедрение поддержки DDR5 и PCI Express 5.0 подобные преобразования вполне оправдывают.

Постоянный URL: http://servernews.ru/995575
11.09.2019 [21:04], Владимир Мироненко

ARM присоединилась к консорциуму Compute Express Link (CXL)

Сегодня стало известно о том, что британский разработчик микропроцессорной архитектуры ARM присоединился к консорциуму Compute Express Link (CXL), созданному для продвижения предложенного Intel одноимённого стандарта интерфейса для процессоров и ускорителей. 

Немногим ранее к консорциуму присоединилась компания AMD, а также словацкий разработчик процессоров Tachyum, который известен своими заявлениями о разработке «убийцы Intel Xeon». 

Помимо Intel в число основателей консорциума вошли Alibaba, Cisco, Dell EMC, Facebook, Google, HPE, Huawei и Microsoft. Спецификации CXL опираются на физический интерфейс и протокол PCI Express 5.0. 

В блоге ARM отмечается, что компания присоединилась к консорциуму CXL, чтобы обеспечить разработку стандарта с учётом особенностей экосистемы ARM и чтобы внести свой вклад в будущее развитие этой концепции вместе с другими участниками CXL.

ARM активно участвует в рабочих группах CXL и выделяет ресурсы для продвижения стандарта, а также привлекла к этому ряд ведущих специалистов. Вместе с тем компания планирует продолжать развитие решений с шиной CCIX.

Постоянный URL: http://servernews.ru/993925
29.08.2019 [18:06], Геннадий Детинич

Компания Tachyum ― «убийца» Intel Xeon ― присоединилась к консорциуму CXL

Как гласит официальный пресс-релиз словацкой компании Tachyum, этот европейский разработчик процессоров общего назначения присоединился к консорциуму Compute Express Link (CXL). По иронии судьбы, CXL продвигает группа компаний во главе с Intel, а Tachyum разработала процессорную архитектуру, которая «должна заменить процессоры Intel Xeon».

Более того, амбиции Tachyum настолько велики, что она призывает выбросить Xeon на свалку истории.

Словацкий стартап Tachyum объявил о себе в 2017 году (компания создана в 2016 году). 

На конференции Hot Chips 2018 компания Tachyum представила проект 7-нм 64-ядерного процессора Prodigy общего назначения, производительность выше, чем у Intel Xeon, а потребление в 10 раз меньше. Также CPU Tachyum Prodigy должны быть 3 раза дешевле решений Intel в пересчёте на показатель MIPS (миллион операций в секунду). Из заявленных интерфейсов можно отметить шину PCIe 5.0 (72 линии) и порты 400 GbE.

Из недостатков ― производство процессора ожидается не раньше следующего года на мощностях TSMC. Попросту говоря, он существует пока только на бумаге.

Новой инициативой Tachyum стало присоединение к консорциуму CXL и, очевидно, приведёт к интеграции в процессор Prodigy совместимого линка. Это не так уж трудно. Интерфейс CXL опирается на спецификации PCI Express 5.0 и использует линии этой шины. Назначение CXL ― создать согласованную среду для работы процессоров и ускорителей (специализированных процессоров) при обращении к кешам и памяти. 

Постоянный URL: http://servernews.ru/993220
Система Orphus