FPGA Intel Agilex обрастают подробностями и готовятся к выходу

 

Совсем скоро ― ещё до окончания сентября ― компания Intel начнёт коммерческие поставки нескольких семейств новых 10-нм ПЛИС Agilex. Часть из этих матриц с ядрами ARM Cortex-A53 уже поддерживаются ядром Linux 5.2, вышедшем в десятых числах июля. Новинки представлены в трёх семействах: F, I и M.

Матрицы Agilex F-Series FPGA нацелены на широкий спектр задач в составе сетевых устройств, пограничных (edge) платформ и ЦОД. Сильной стороной этих решений станут четыре интегрированных ядра ARM Cortex-A53, упрощающих работу с устройством. 

Матрицы Agilex I-Series оптимизированы для работы с высокоскоростными процессорными интерфейсами, в частности, с шиной Compute Express Link на основе физического уровня PCIe 5.0. Они смогут работать с процессорами Intel Xeon в когерентном режиме, обслуживая с минимальными задержками вычисления высокой интенсивности.

Третье семейство ПЛИС в лице Agilex M-Series также поддерживает когерентность и оптимизировано для интенсивных расчётов + имеет поддержку памяти HBM, DDR5-4400 и Intel Optane DCPMM.

Модельный ряд матриц Intel Agilex F-series SoC FPGA состоит из семи представителей. Ключевые характеристики семейства включают четыре 64-бит ядра ARM Cortex-A53 с частотами до 1,5 ГГц с 32 Кбайт кешем для данных и адресов, сопроцессор NEON, 1 Мбайт кеш-памяти L2, поддержку DMA (прямого доступа к памяти), блок управления системной памятью, блок согласования кешей, контроллер памяти, 2 USB 2.0, 3 Gigabit EMAC, 2x UART x2, 4x SPI, 5x I2C, 7 таймеров общего назначения, 4 контрольных таймера (слежения).

Матрицы поддерживают память DDR4-3200, QDR IV и RLDRAM 3. Блок FPGA содержит от 392 тыс. до 2,292 млн логических элементов. Расчёты с одинарной точностью Intel Agilex F-series могут выполнять с производительностью от 1,7 до 11,8 терафлопс.

Intel Agilex F-series SoC FPGA поддерживает SerDes-интерфейсы 58 Гбит/с. Шина PCI Express может быть представлена либо блоком с поддержкой PCIe 4.0 x16, либо двумя PCIe 4.0 x8, либо четырьмя PCIe 4.0 x4. Блоков с шиной Ethernet с поддержкой 10/25/50/100/200/400G Ethernet MAC + FEC может быть от двух до четырёх.

Матрицы Intel Agilex I-series SoC FPGA пока представлены только в двух вариантах. Каждая из них включает по четыре 64-битных ядра ARM Cortex-A53 с частотами до 1,5 ГГц. Основной состав Intel Agilex I-series такой же, как Intel Agilex F-series. Исключение ― программируемых вентилей больше: от 2,2 млн до 2,692 млн. Производительность вычислений с одинарной точностью лежит в диапазоне от 9,4 до 11,8 Тфлопс. Матрицы Intel Agilex I оснащены SerDes-интерфейсом со скоростью 112 Гбит/с. Также к блоку контроллера PCIe 4.0 x16 (x8 или x4) добавлен блок контроллера PCIe 5.0 в аналогичных конфигурациях (x16, x8 или  x4).

Agilex M-Series SoC FPGA отличаются от I-series увеличенным числом вентилей — минимум 3 млн. Точных данных об особенностях этого семейства пока нет. Отмечается лишь производительность на уровне 40 Тфлопс для расчётов FP16 и bfloat16. Также говорится о поддержке до четырёх сетевых интерфейсов 400 GbE или восьми 200 GbE. 

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER.

Источники:

Постоянный URL: https://servernews.ru/991264
Поделиться:  

Комментарии

Система Orphus