ISC 2017: Япония демонстрирует процессоры PEZY-SC2

 

Конференция ISC (International Supercomputing Conference), посвящённая, как следует из названия мероприятия, суперкомпьютерам и супервычислениям, проводится в Европе очень давно, с 1986 года. Мы регулярно освещаем новинки, представленные на ISC — вот и в прошлом 2016 году уникальный процессор PEZY-SC родом из Японии заслужил отдельную заметку. Некоторым может показаться странным, но в современных суперкомпьютерах нередко используются процессоры и вычислительные блоки, базирующиеся на архитектурах, отличных от x86, и PEZY тому одно из лучших подтверждений.

Архитектура PEZY

Архитектура PEZY

Более того, PEZY-SC оказался настолько удачным проектом, что первые три места в рейтинге Green500 заняли суперкомпьютеры на базе этих чипов — настолько они энергоэффективны. При максимальной электрической мощности 70 ватт PEZY-SC, производимый на мощностях TSMC с использованием хорошо устоявшегося 28-нм техпроцесса, содержит 1024 ядра и способен развивать 1,5 терафлопса на вычислениях двойной точности.

Используют японские разработчики и FPGA

Используют японские разработчики и FPGA

Но японцы не были бы японцами, если бы сидели на месте в области высоких технологий. Всего через год, на ISC 2017 они представили новые процессоры PEZY-SC2 и различные модули для суперкомпьютеров на их основе. Во-первых, новая версия чипа существенно «похудела» — теперь она производится с использованием 16-нм техпроцесса FinFET, разработанного той же TSMC. Базовый строительный модуль носит название ZettaScaler 2.0, в новой версии он будет содержать 4096 чипов PEZY-SC2 и 12-ядерный управляющий процессор с архитектурой MIPS64: как видите, х86 здесь и не пахнет, хотя японские разработчики этой архитектурой не брезгуют и привезли на конференцию также и модули на основе Intel Xeon и Xeon D.

Но не брезгуют также решениями Intel

Но не брезгуют также решениями Intel

Сам PEZY-SC2 интересен, в первую очередь, тем, что в нём используется новейшая технология внутрипроцессорных соединений ThruChip Interface (TCI), разработанная в университете Кэйо. Суть её заключается в применении индуктивной связи вместо обычной электрической, что позволяет отказаться от соединений типа TSV, электрических проводников, пронизывающих кристалл насквозь. Они сегодня используются в таких решениях, как память типа HBM, но TCI позволяет сделать комплексные многослойные решения проще и доступнее. В настоящее время одна индуктивная пара при расстоянии порядка 20 нм позволяет добиться передачи данных на скорости 80 Гбит/с.

Бесконтактная архитектура внутричиповых соединений

Бесконтактная архитектура внутричиповых соединений

Эта технология применена в сопутствующей PEZY-SC2 высокоскоростной памяти TCI DRAM. Первые чипы, как ожидается, будут иметь 8 слоёв ёмкостью 8 Гбит каждый и пропускную способность порядка 512 Гбайт/с на сборку объёмом 64 Гбит. Но основным массивом памяти в решениях на базе PEZY-SC2 останется традиционная DDR4, как устоявшееся и массово доступное решение. Каждый чип имеет 8 каналов DDR4, а общая концепция чем-то напоминает Intel Knights Landing с памятью типа MCDRAM на корпусе процессора.

Примерная компоновка PEZY-SC2

Примерная компоновка PEZY-SC2

Согласно имеющимся данным, однопроцессорный узел PEZY-SC2 на базе новой технологии будет развивать до 8,2 терафлопс (очевидно, в режиме FP32, в FP64 вдвое меньше), а совокупная пропускная способность памяти составит 4,1 Тбайт/с. Но возросшая сложность вынудила разработчиков PEZY Computing сделать новое решение двухчиповым. В итоговом варианте оно, скорее всего, станет одним чипом, но с компоновкой типа MCM, допускающей установку нескольких кристаллов в единый корпус. Третья, ещё более совершенная версия PEZY и архитектуры ZettaScaler должна увидеть свет в 2019 году.

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER.

Источник:

Постоянный URL: http://servernews.ru/954207
Поделиться:  

Комментарии

Система Orphus