Открытая платформа ESP обеспечит разработку SoC с ядрами RISC-V и SPARC и ускорителями

 

На семинаре FOSDEM 2020, который пройдет 1–2 февраля в Брюсселе будет подробно рассмотрена аппаратная платформа Open ESP.

Это гетерогенная открытая платформа, служащая для разработки новых систем-на-чипе (SoC) с процессорными ядрами RISC-V или SPARC, включающих в себя также блоки специализированных ускорителей.

Open ESP не следует путать с микроконтроллерами Espressif Systems, её имя расшифровывается как Embedded Scalable Platform (Встраиваемая Масштабируемая Платформа). Она поддерживает реализацию процессорных ядер как с 32-битной архитектурой Leon3 (разновидность SPARC), так и набирающую популярность 64-битную RISC-V в лице Ariane, одного из первых ядер этой архитектуры, способного запускать Linux. 

Основой ESP являются тайлы — вычислительные, ускорительные и тайлы памяти. Поддерживаются высокоуровневые протоколы создания ускорителей: Cadence Stratus и Xilinx Vivado. Имеется также поддержка NVIDIA Deep Learning Accelerator (NVDLA). Быстрое прототипирование ESP возможно на ряде комплектов разработчика на базе ПЛИС: Xilinx Virtex UltraScale+ FPGA VCU118, Xilinx Virtex-7 FPGA VC707 или proFPGA quad Virtex7.

Изначально основной ОС для ESP была выбрана Linux CentOS 7, но недавно была добавлена поддержка Ubuntu 18.04. Для ускорения прототипирования существует даже генератор ESP SoC, сопровождаемый подробной документацией.

Если вы заметили ошибку — выделите ее мышью и нажмите CTRL+ENTER. | Можете написать лучше? Мы всегда рады новым авторам.

Источник:

Постоянный URL: https://servernews.ru/1002370
Поделиться:  

Комментарии

Система Orphus